6277
8-位 串行-输入,
常量-电流
latched led 驱动器
www.allegromicro.com
9
终端 描述
终端 非. 终端 名字 函数
1 逻辑 地面 涉及 终端 为 控制 逻辑.
2 串行 数据 在 串行-数据 输入 至 这 变换-寄存器.
3 时钟 时钟 输入 终端 为 数据 变换 在 rising 边缘.
4 获得 使能 数据 strobe 输入 终端; 串行 数据 是 latched 和 高-水平的 输入.
5 高/低 逻辑 低 为 100% 的 编写程序 电流 水平的;
(电流) 逻辑 高 为 50% 的 编写程序 电流 水平的.
6 电源 地面 地面.
7-14 输出
0-7
这 第八 电流-sinking 输出 terminals.
15 电源 地面 地面.
16 输出 使能 当 (起作用的) 低, 这 输出 驱动器 是 使能; 当 高, 所有 输出
驱动器 是 转变 止 (blanked).
17 串行 输出
2
cmos 串行-数据 输出 (在 时钟 下落 边缘).
18 串行 输出
1
cmos 串行-数据 输出 (在 时钟 rising 边缘)
至 这 下列的 变换-寄存器.
19 R
EXT
一个 外部 电阻 在 这个 终端 establishes 这 输出 电流 为 所有 下沉
驱动器.
20 逻辑 供应 (v
DD
) 这 逻辑 供应 电压.
典型地 5 v.
这 产品 描述 here 是 制造的 下面 一个 或者 更多
u.s. 专利权 或者 u.s. 专利权 pending.
allegro microsystems, 公司 reserves 这 正确的 至 制造, 从 时间 至
时间, 此类 departures 从 这 detail 规格 作 将 是
必需的 至 准许 改进 在 这 效能, 可靠性, 或者
manufacturability 的 它的 产品. 在之前 放置 一个 顺序, 这 用户 是
cautioned 至 核实 那 这 信息 正在 relied 在之上 是 电流.
allegro 产品 是 不 被授权的 为 使用 作 核心的 组件
在 生命-支持 设备 或者 系统 没有 表示 写 承认.
这 信息 包含 在此处 是 相信 至 是 精确 和
可依靠的. 不管怎样, allegro microsystems, 公司 假设 非 responsi-
bility 为 它的 使用; 也不 为 任何 侵犯 的 专利权 或者 其它 权利 的
第三 部 这个 将 结果 从 它的 使用.
: 点此下载
