使用 ultra37000™ 为
所有 新 设计
CY7C343
文档 #: 38-03015 rev. *b 页 3 的 19
可编程序的 interconnect 排列
这 可编程序的 interconnect 排列 (pia) solves inter-
连接 限制 用 routing 仅有的 这 信号 需要 用 各自
逻辑 排列 块. 这 输入 至 这 pia 是 这 输出 的 每
macrocell 在里面 这 设备 和 这 i/o 管脚 反馈 的 每
管脚 在 这 设备.
不像 masked 或者 可编程序的 门 arrays, 这个 induce
能变的 延迟 依赖 在 routing, 这 pia 有 一个 fixed 延迟.
这个 排除 undesired skews among 逻辑 信号, 这个
将 导致 glitches 在 内部的 或者 外部 逻辑. 这 fixed
延迟, regardless 的 可编程序的 interconnect 排列 config-
uration, 使简化 设计 用 ensuring 那 内部的 信号
skews 或者 races 是 避免. 这 结果 是 simpler 设计 imple-
mentation, 常常 在 一个 单独的 通过, 没有 这 多样的 内部的
逻辑 placement 和 routing iterations 必需的 为 一个 程序-
mable 门 排列 至 达到 设计 定时 objectives.
定时 延迟
定时 延迟 在里面 这 cy7c343 将 是 容易地 决定
使用
Warp
®
,
Warp
professional™, 或者
Warp
Enterprise™
软件. 这 cy7c343 有 fixed 内部的 延迟, 准许 这
用户 至 决定 这 worst 情况 定时 延迟 为 任何 设计.
设计 recommendations
运作 的 这 设备 described 在此处 和 情况
在之上 那些 列表 下面 “maximum ratings” 将 导致
永久的 损坏 至 这 设备. 这个 是 一个 压力 比率 仅有的
和 函数的 运作 的 这 设备 在 这些 或者 任何 其它
情况 在之上 那些 表明d 在 这 运算的 sections 的
这个 数据 薄板 是 不 暗指.暴露 至 绝对 最大
比率 情况 为 扩展 时期 的 时间 将 影响
设备 可靠性. 这 cy7c343 包含 电路系统 至 保护
设备 管脚 从 高 静态的 电压 或者 electric 地方;
不管怎样, 正常的 预防措施 应当 是 带去 至 避免
应用 任何 电压 高等级的 比 最大 评估 电压.
为 恰当的 运作, input 和 输出 管脚 必须 是
constrained 至 这 范围 地 <
(v
在
或者 v
输出
) <V
CC
. unused
输入 必须 总是 是 系 至 一个 适合的 逻辑 水平的 (也
V
CC
或者 地). 各自 设置 的 v
CC
和 地 管脚 必须 是
连接 一起 直接地在 这 设备. 电源 供应
解耦 电容 的 在 least 0.2
µ
f 必须 是 连接
在 v
CC
和 地. 为 这 大多数 有效的 解耦,
各自 v
CC
管脚 应当 是 separately decoupled 至 地, 直接地
在 这 设备. 解耦 电容 应当 有 好的
频率 回馈, 此类 作大而单一的 陶瓷的 类型.
定时 仔细考虑
除非 否则 陈述, 传播 延迟 做 不 包含
expanders. 当 使用 expanders, 增加 这 最大
expander 延迟 t
EXP
至 这 整体的 延迟. similarly, 那里 是 一个
额外的 t
PIA
延迟 为 一个 输入 从 一个 i/o 管脚 当
对照的 至 一个 信号 从 一个 笔直地 输入 管脚.
当 calculating 同步的 发生率, 使用 t
S1
如果 所有 输入
是 在 这 输入 管脚. t
S2
应当 是 使用 如果 数据 是 应用 在
一个 i/o 管脚. 如果 t
S2
是 更好 比 t
CO1
, 1/t
S2
变为 这 限制的
频率 在 这 数据 path 模式 除非 1/(t
WH
+ t
WL
) 是 较少
比 1/t
S2
.
当 expander 逻辑 是 使用 在 这 数据 path, 增加 这 appro-
priate 最大 expander 延迟, t
EXP
至 t
S1
. 决定 这个
的 1/(t
WH
+ t
WL
), 1/t
CO1
, 或者 1/(t
EXP
+ t
S1
) 是 这 最低
频率. 这 最低 的 这些 发生率 是 这 最大
数据 path 频率 为 这 同步的 配置.
当 calculating 外部 异步的 发生率, 使用
t
AS1
如果 所有 输入 是 在 专心致志的 输入 管脚. 如果 任何 数据 是
应用 至 一个 i/o 管脚, t
AS2
必须 是 使用 作 这 必需的 设置-向上
时间. 如果 (t
AS2
+ t
AH
) 是 更好 比 t
ACO1
, 1/(t
AS2
+ t
AH
)
变为 这 限制的 频率 在 这 数据 path 模式 除非
1/(t
AWH
+ t
AH
) 是 较少 比 1/(t
AS2
+ t
AH
).
当 expander 逻辑 是 使用 在 这 数据 path, 增加 这 appro-
priate 最大 expander 延迟, t
EXP
至 t
AS1
. 决定
这个 的 1/(t
AWH
+ t
AWL
), 1/t
ACO1
, 或者 1/(t
EXP
+ t
AS1
) 是 这
最低 频率. 这 最低 的 这些 发生率 是 这
最大 数据 path 频率 为 这 异步的 configu-
限定.
这 参数 t
OH
indicates 这 系统 兼容性 的 这个
设备 当 驱动 其它 同步的 逻辑 和 积极的
输入 支撑 时间, 这个 是 内容rolled 用 这 一样 同步的
时钟. 如果 t
OH
是 更好 比 这 最小 必需的 输入 支撑
时间 的 这 subsequent 同步的 逻辑, 然后 这 设备
是 有保证的 至 函数 合适的 和 一个 一般
同步的 时钟 下面 worst-情况 自然环境的 和
供应 电压 情况.
这 参数 t
AOH
indicates 这 系统兼容性 的 这个
设备 当 驱动 subsequent 注册 逻辑 和 一个
积极的 支撑 时间 和 使用 这 一样 时钟 作 这 cy7c343.
在 一般, 如果 t
AOH
是 更好 比 这 最小 必需的 输入
支撑 时间 的 这 subsequent 逻辑 (同步的 或者
异步的), 然后 这 设备 是 有保证的 至 函数
合适的 下面 worst-情况 自然环境的 和 供应 电压
情况, 提供 这 时钟 信号 源 是 这 一样. 这个
也 应用 如果 expander 逻辑 是 使用 在 这 时钟 信号 path
的 这 驱动 设备, 但是 不 为 这 驱动 设备. 这个 是 预定的
至 这 expander 逻辑 在 这 第二 设备的 时钟 信号 path
adding 一个 额外的 延迟 (t
EXP
), 造成 这 输出 数据 从
这 preceding 设备 至 改变 较早的 至 这 arrival 的 这 时钟
信号 在 这 下列的 设备的 寄存器.