振荡器, 乘法器, 和 缓存区 和 8 输出
mds 552-01 c
7
修订 100104
整体的 电路 系统, 公司
●
525 race 街道, san jose, ca 95126
●
电话 (408) 297-1201
●
www.icst.com
ics552-01
外部 组件
序列 末端 电阻
时钟 输出 查出 在 一个 inch 应当 使用 序列
末端. 至 序列 terminate 一个 50
Ω
查出 (一个
commonly 使用 查出 阻抗), 放置 一个 33
Ω
电阻
在 序列 和 这 时钟 线条, 作 关闭 至 这 时钟 输出
管脚 作 可能. 这 名义上的 阻抗 的 这 时钟
输出 是 20
Ω
.
解耦 电容
作 和 任何 高-效能 mixed-信号 ic, 这
ics552-01 必须 是 分开的 从 系统 电源 供应
噪音 至 执行 optimally.
解耦 电容 的 0.01µf 必须 是 连接
在 各自 vdd 和 地 在 管脚 4 和 6, 和 16
和 14. 其它 vdds 和 gnds 能 是 连接 至
这些 管脚 或者 直接地 至 它们的 各自的 地面 平面.
结晶 加载 电容
这 设备 结晶 连接 应当 包含 焊盘 为
小 电容 从 x1 至 地面 和 从 x2 至
地面. 这些 电容 是 使用 至 调整 这 偏离
电容 的 这 板 至 相一致 这 nominally
必需的 结晶 加载 电容. 因为 加载
电容 能 仅有的 是 增加 在 这个 修整
处理, 它 是 重要的 至 保持 偏离 电容 至 一个
最小 用 使用 非常 short pcb 查出 (和 非 vias)
被 这 结晶 和 设备. 结晶 电容 必须 是
连接 从 各自 的 这 管脚 x1 和 x2 至 地面.
这 值 (在 pf) 的 这些 结晶 caps 应当 equal
(c
L
-12 pf)*2. 在 这个 等式, c
L
= 结晶 加载
电容 在 pf. 例子: 为 一个 结晶 和 一个 18 pf
加载 电容, 二 12 pf 电容 应当 是
使用. 为 一个 时钟 输入, 连接 它 x1/iclk 和 leave
x2 unconnected (floating).
pcb 布局 recommendations
为 最佳的 设备 效能 和 最低 输出
阶段 噪音, 这 下列的 指导原则 应当 是
observed.
1) 各自 0.01µf 解耦 电容 应当 是
挂载 在 这 组件 一侧 的 这 板 作 关闭
至 这 vdd 管脚 作 可能. 非 vias 应当 是 使用
在 解耦 电容 和 vdd 管脚. 这 pcb
查出 至 vdd 管脚 应当 是 保持 作 短的 作 可能,
作 应当 这 pcb 查出 至 这 地面 通过.
2) 这 外部 结晶 应当 是 挂载 just next 至
这 设备 和 短的 查出. 这 x1 和 x2 查出
应当 不 是 routed next 至 各自 其它 和 最小
spaces, instead 它们 应当 是 separated 和 away
从 其它 查出.
3) 至 降低 emi, 这 33
Ω
序列 末端 电阻
(如果 需要) 应当 是 放置 关闭 至 这 时钟 输出.
4) 一个 最佳的 布局 是 一个 和 所有 组件 在 这
一样 一侧 的 这 板, 降低 vias 通过 其它
信号 layers.
: 点此下载
