isd5100 – 序列
- 12 -
数字的 数据 是 sent 和 received serially 在 这 i
2
c 接口. 这 数据 是 serial-至-并行的 转变
和 贮存 在 一个 的 二 alternating (commutating) 64-bit 变换 寄存器. 当 一个 输入 寄存器 是 全部,
它 变为 这 寄存器 那 是 并行的 写 在这 排列. 这 较早的 写 寄存器 变为 这 新
串行 输入 寄存器. 一个 mechanism 是 建造-在 至 ensure 那里 是 总是 一个 寄存器 有 为 storing
新 数据.
storing 数据 在 这 记忆 是 accomplished 用 accepting 数据 一个 字节 在 一个 时间 和 issuing 一个
acknowledge. 如果 数据 是 coming 在 faster 比 它 能是 写, 这 碎片 issues 一个 acknowledge 至 这
host 微控制器, 但是 holds scl 低 直到 它 是 ready 至 接受 更多 数据.(看 部分 7.5.2 为
详细信息).
这 读 模式 是 这 opposite 的 这 写 模式. 数据是 读 在 一个 的 二 64-位 寄存器 从 这
排列 和 serially sent 至 这 i
2
c 接口. (看部分 7.5.3为 详细信息).
7.3. o
PERATIONAL
M
ODES
D
ESCRIPTION
7.3.1. i
2
c 接口
至 使用 更多 比 四 isd5100 序列 设备 在一个 应用 需要 一些 外部 切换 的
这 i
2
c 接口.
I
2
c 接口
重要的 便条:
这 rest 的 这个 数据 薄板 将 假设 那 这 reader 是 familiar 和 这
I
2
c 串行 接口. 额外的 信息 在 i
2
c 将 是 建立 在部分 10在 页 72 的
这个 文档. 如果 你 是 不 familiar 和 这个 串行 协议, 请 读 这个 部分 至
familiarize yourself 和 它. 一个 大 数量 的 额外的 信息 在 i
2
c 能 也 是
建立 在 这 飞利浦 网 页 在
http://www.飞利浦.com/
.
I
2
c 从动装置 地址
这 isd5100 序列 有 7-位 从动装置 地址 的 <100 00xy> 在哪里 x 和 y 是 equal 至 这 状态,
各自, 的 这 外部 地址 管脚 a1 和a0.因为 所有 数据 字节 是 必需的 至 是 8
位, 这 lsb 的 这 地址 字节 是 这 读/写 selection 位 那 tells 这 从动装置 whether 至 transmit
或者 receive 数据.因此, 那里 是 8 possible 从动装置 地址 为 这 isd5100-序列.这些
是:
: 点此下载
