首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:79575
 
资料名称:HM5264165FTT-75
 
文件大小: 870.62K
   
说明
 
介绍:
64M LVTTL interface SDRAM 133 MHz/100 MHz
 
 


: 点此下载
  浏览型号HM5264165FTT-75的Datasheet PDF文件第5页
5
浏览型号HM5264165FTT-75的Datasheet PDF文件第6页
6
浏览型号HM5264165FTT-75的Datasheet PDF文件第7页
7
浏览型号HM5264165FTT-75的Datasheet PDF文件第8页
8

9
浏览型号HM5264165FTT-75的Datasheet PDF文件第10页
10
浏览型号HM5264165FTT-75的Datasheet PDF文件第11页
11
浏览型号HM5264165FTT-75的Datasheet PDF文件第12页
12
浏览型号HM5264165FTT-75的Datasheet PDF文件第13页
13
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
hm5264165f/hm5264805f/hm5264405f-75/a60/b60
9
管脚 功能
clk (输入 管脚):
rising 边缘.
CS
(输入 管脚):
CS
是 低, 这 command 输入 循环 变为 有效的. 当
CS
是 高, 所有 输入 是
ignored. 不管怎样, 内部的 行动 (bank 起作用的, burst operations, etc.) 是 held.
RAS
,
CAS
, 和
我们
(输入 管脚):
虽然 这些 管脚 names 是 这 一样 作 那些 的 常规的 drams,
它们 函数 在 一个 不同的 方法. 这些 管脚 定义 运作 commands (读, 写, 等.) 取决于 在 这
结合体 的 它们的 电压 水平. 为 详细信息, 谈及 至 这 command 运作 部分.
a0 至 a11 (输入 管脚):
行 地址 (ax0 至 ax11) 是 决定 用 a0 至 a11 水平的 在 这 bank 起作用的
command 循环 clk rising 边缘. column 地址 (ay0 至 ay7; hm5264165f, ay0 至 ay8;
hm5264805f, ay0 至 ay9; hm5264405f) 是 决定 用 a0 至 a7, a8 或者 a9 (a7; hm5264165f, a8;
hm5264805f, a9; hm5264405f) 水平的 在 这 读 或者 写 command 循环 clk rising 边缘. 和 这个
column 地址 变为 burst 进入 开始 地址. a10 定义 这 precharge 模式. 当 a10 = 高 在
循环, 仅有的 这 bank 那 是 选择 用 a12/a13 (bs) 是 precharged. 为 详细信息 谈及 至 这 command
运作 部分.
a12/a13 (输入 管脚):
a12/a13 是 bank 选择 信号 (bs). 这 记忆 排列 的 这 hm5264165f,
hm5264805f, 这 hm5264405f 是 分隔 在 bank 0, bank 1, bank 2 和 bank 3. hm5264165f 包含
4096-行
×
256-column
×
16-位. hm5264805f 包含 4096-行
×
512-column
×
8-位. hm5264405f
包含 4096-行
×
1024-column
×
4-位. 如果 a12 是 低 和 a13 是 低, bank 0 是 选择. 如果 a12 是 高
和 a13 是 低, bank 1 是 选择. 如果 a12 是 低 和 a13 是 高, bank 2 是 选择. 如果 a12 是 高 和
a13 是 高, bank 3 是 选择.
cke (输入 管脚):
这个 管脚 确定 whether 或者 不 这 next clk 是 有效的. 如果 cke 是 高, 这 next clk
rising 边缘 是 有效的. 如果 cke 是 低, 这 next clk rising 边缘 是 invalid. 这个 管脚 是 使用 为 电源-向下
模式, 时钟 suspend 模式 和 自 refresh 模式.
dqm, dqmu/dqml (输入 管脚):
dqm, dqmu/dqml 控制 输入/输出 缓存区.
读 运作: 如果 dqm, dqmu/dqml 是 高, 这 输出 缓存区 变为 high-z. 如果 这 dqm,
dqmu/dqml 是 低, 这 输出 缓存区 变为 低-z. (这 latency 的 dqm, dqmu/dqml 在
读 是 2 clocks.)
写 运作: 如果 dqm, dqmu/dqml 是 高, 这 previous 数据 是 使保持 (the 新 数据 是 不 written). 如果
dqm, dqmu/dqml 是 低, 这 数据 是 写. (the latency 的 dqm, dqmu/dqml 在 writing 是 0
时钟.)
dq0 至 dq15 (dq 管脚):
数据 是 输入 至 和 输出 从 这些 管脚 (dq0 至 dq15; hm5264165f, dq0
至 dq7; hm5264805f, dq0 至 dq3; hm5264405f).
V
CC
和 v
CC
q (电源 供应 管脚):
3.3 v 是 应用. (v
CC
是 为 这 内部的 电路 和 v
CC
q 是 为 这
输出 缓存区.)
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com