12月 1990 2
飞利浦 半导体 产品 规格
presettable 同步的 4-位 二进制的
向上/向下 计数器
74hc/hct191
特性
•
同步的 reversible counting
•
异步的 并行的 加载
•
计数 使能 控制 为 同步的 expansion
•
单独的 向上/向下 控制 输入
•
输出 能力: 标准
•
I
CC
类别: msi
一般 描述
这 74hc/hct191 是 高-速 si-门 cmos 设备
和 是 管脚 兼容 和 低 电源 肖特基 ttl
(lsttl). 它们 是 指定 在 遵从 和 电子元件工业联合会
标准 非. 7a.
这 74hc/hct191 是 asynchronously presettable 4-位
二进制的 向上/向下 counters. 它们 包含 四 主控/从动装置
flip-flops 和 内部的 gating 和 steering 逻辑 至 提供
异步的 preset 和 同步的 计数-向上 和
计数-向下 运作.
异步的 并行的 加载 能力 准许 这 计数器
至 是 preset 至 任何 desired 号码. 信息 呈现 在
这 并行的 数据 输入 (d
0
至 d
3
) 是 承载 在 这 计数器
和 呈现 在 这 输出 当 这 并行的 加载 (pl)
输入 是 低. 作 表明 在 这 函数 表格, 这个
运作 overrides 这 counting 函数.
counting 是 inhibited 用 一个 高 水平的 在 这 计数 使能
(ce) 输入. 当 ce 是 低 内部的 状态 改变 是
initiated synchronously 用 这 低-至-高 转变 的
这 时钟 输入. 这 向上/向下 (u/d) 输入 信号 确定
这 方向 的 counting 作 表明 在 这 函数 表格.
这 ce 输入 将 go 低 当 这 时钟 是 在 也
状态, 不管怎样, 这 低-至-高 ce 转变 必须
出现 仅有的 当 这 时钟 是 高. 也, 这 u/d 输入
应当 是 changed 仅有的 当 也 ce 或者 cp 是 高.
overflow/underflow indications 是 提供 用 二 类型
的 输出, 这 终端 计数 (tc) 和 波纹 时钟 (rc).
这 tc 输出 是 正常情况下 低 和 变得 高 当 一个
电路 reaches 零 在 这 计数-向下 模式 或者 reaches
“15” 在 这 计数-向上-模式. 这 tc 输出 将 仍然是
高 直到 一个 状态 改变 occurs, 也 用 counting 或者
presetting, 或者 直到 u/d 是 changed. 做 不 使用 这 tc
输出 作 一个 时钟 信号 因为 它 是 主题 至 解码
尖刺. 这 tc 信号 是 使用 内部 至 使能 这
RC 输出. 当 tc 是 高 和 ce 是 低, 这 RC
输出 跟随 这 时钟 脉冲波 (cp). 这个 特性 使简化
这 设计 的 multistage counters 作 显示 在 figs 5
和 6.
在 图.5, 各自 rc 输出 是 使用 作 这 时钟 输入 至 这
next 高等级的 平台. 它 是 仅有的 需要 至 inhibit 这 第一
平台 至 阻止 counting 在 所有 stages, 自从 一个 高 在
ce inhibits 这 rc 输出 脉冲波 作 表明 在 这 函数
表格. 这 定时 skew 在 状态 改变 在 这 第一
和 last stages 是 represented 用 这 cumulative 延迟 的
这 时钟 作 它 ripples 通过 这 preceding stages. 这个
能 是 一个 disadvantage 的 这个 配置 在 一些
产品.
图.6 显示 一个 方法 的 造成 状态 改变 至 出现
同时发生地 在 所有 stages. 这 rc 输出 propagate
这 carry/borrow 信号 在 波纹 fashion 和 所有 时钟
输入 是 驱动 在 并行的. 在 这个 配置 这
持续时间 的 这 时钟 低 状态 必须 是 长 足够的 至
准许 这 负的-going 边缘 的 这 carry/borrow 信号 至
波纹 通过 至 这 last 平台 在之前 这 时钟 变得
高. 自从 这 rc 输出 的 任何 包装 变得 高
shortly 之后 它的 cp 输入 变得 高 那里 是 非 此类
restriction 在 这 高-状态 持续时间 的 这 时钟.
在 图.7, 这 配置 显示 避免 波纹 延迟 和
它们的 有关联的 restrictions. 结合 这 tc 信号
从 所有 这 preceding stages 形式 这 ce 输入 为 一个
给 平台. 一个 使能 必须 是 包含 在 各自 carry
门 在 顺序 至 inhibit counting. 这 tc 输出 的 一个 给
平台 它 不 影响 用 它的 自己的 ce 信号 因此 这
简单的 inhibit scheme 的 figs 5 和 6 做 不 应用.
: 点此下载
