12月 1990 2
飞利浦 半导体 产品 规格
4-位 双向的 普遍的 变换 寄存器 74hc/hct194
特性
•
变换-left 和 变换-正确的 能力
•
同步的 并行的 和 串行 数据 转移
•
容易地 expanded 为 两个都 串行 和 并行的 运作
•
异步的 主控 重置
•
支撑 (“do nothing”) 模式
•
输出 能力: 标准
•
I
CC
类别: msi
一般 描述
这 74hc/hct194 是 高-速 si-门 cmos 设备
和 是 管脚 兼容 和 低 电源 肖特基 ttl
(lsttl). 它们 是 指定 在 遵从 和 电子元件工业联合会
标准 非. 7a.
这 函数的 特性 的 这 74hc/hct194 4-位
双向的 普遍的 变换 寄存器 是 表明 在 这
逻辑 图解 和 函数 表格. 这 寄存器 是 全部地
同步的.
这 “194” 设计 有 特定的 特性 这个 增加 这
范围 的 应用. 这 同步的 运作 的 这
设备 是 决定 用 这 模式 选择 输入 (s
0
, s
1
).
作 显示 在 这 模式 选择 表格, 数据 能 是 entered
和 shifted 从 left 至 正确的 (q
0
→
Q
1
→
Q
2
, 等.) 或者, 正确的
至 left (q
3
→
Q
2
→
Q
1
, 等.) 或者 并行的 数据 能 是
entered, 加载 所有 4 位 的 这 寄存器 同时发生地.
当 两个都 s
0
和 s
1
是 低, 存在 数据 是 retained 在
一个 支撑 (“do nothing”) 模式. 这 第一 和 last stages
提供 d-类型 串行 数据 输入 (d
SR
, d
SL
) 至 准许
multistage 变换 正确的 或者 变换 left 数据 transfers 没有
interfering 和 并行的 加载 运作.
模式 选择 和 数据 输入 是 边缘-triggered,
responding 仅有的 至 这 低-至-高 转变 的 这
时钟 (cp). 因此, 这 仅有的 定时 restriction 是 那 这
模式 控制 和 选择 数据 输入 必须 是 稳固的 一个
设置-向上 时间 较早的 至 这 积极的 转变 的 这 时钟
脉冲波.
这 四 并行的 数据 输入 (d
0
至 d
3
) 是 d-类型 输入.
数据 appearing 在 这 d
0
至 d
3
输入, 当 s
0
和 s
1
是
高, 是 transferred 至 这 q
0
至 q
3
输出 各自,
下列的 这 next 低-至-高 转变 的 这 时钟.
当 低, 这 异步的 主控 重置 (mr)
overrides 所有 其它 输入 情况 和 forces 这 q
输出 低.
这 “194” 是 类似的 在 运作 至 这 “195” 普遍的 变换
寄存器, 和 增加 特性 的 变换-left 没有 外部
连接 和 支撑 (“do nothing”) 模式 的 运作.
快 涉及 数据
地 = 0 v; t
amb
=25
°
c; t
r
=t
f
= 6 ns
注释
1. C
PD
是 使用 至 决定 这 动态 电源 消耗 (p
D
在
µ
w):
P
D
=C
PD
×
V
CC
2
×
f
i
+∑
(c
L
×
V
CC
2
×
f
o
) 在哪里:
f
i
= 输入 频率 在 mhz
f
o
= 输出 频率 在 mhz
∑
=(c
L
×
V
CC
2
×
f
o
) = 总 的 输出
C
L
= 输出 加载 电容 在 pf
V
CC
= 供应 电压 在 v
2. 为 hc 这 情况 是 v
I
= 地 至 v
CC
; 为 hct 这 情况 是 v
I
= 地 至 v
CC
−
1.5 v
标识 参数 情况
典型
单位
HC HCT
t
PHL
/ t
PLH
传播 延迟 C
L
= 15 pf; v
CC
=5 v
cp 至 q
n
14 15 ns
t
PHL
mr 至 q
n
11 15 ns
f
最大值
最大 时钟 频率 102 77 MHz
C
I
输入 电容 3.5 3.5 pF
C
PD
电源 消耗 电容 每 包装 注释 1 和 2 40 40 pF
: 点此下载
