74VCXH16245
http://onsemi.com
2
图示 1. 48−lead 引脚
(顶 视图)
图示 2. 逻辑 图解
t/r1
a0:7 b0:7
一个 的 第八
481
OE1
t/r1
472
A0B0
463
A1B1
454
GNDGND
445
A2B2
436A3B3
427
V
CC
V
CC
418
A4B4
409
A5B5
3910
GNDGND
3811
A6B6
3712
A7B7
3613
A8B8
3514
A9
B9
3415
GNDGND
3316
A10B10
3217
A11B11
3118
V
CC
V
CC
3019 A12B12
2920
A13B13
2821
GNDGND
2722
A14B14
2623
A15B15
2524
OE2
t/r2
OE1
t/r2
a8:15 b8:15
OE2
1
48
24
25
1
48
25
24
A0
47
A1
46
A2
44
A3
43
B0
2
EN1
t/r1
OE1
OE2
t/r2
B1
3
B2
5
B3
6
EN2
EN3
EN4
A4
41
A5
40
A6
38
A7
37
B4
8
B5
9
B6
11
B7
12
A8
36
A9
35
A10
33
A11
32
B8
13
B9
14
B10
16
B11
17
A12
30
A13
29
A14
27
A15
26
B12
19
B13
20
B14
22
B15
23
1
∇
2
∇
3
∇
4
∇
1
1
1
1
管脚 names
函数
输出 使能 输入
transmit/receive 输入
一侧 一个 输入 或者 3−state 输出
一侧 b 输入 或者 3−state 输出
管脚
OEn
t/rn
A0−A15
B0−B15
图示 3. iec 逻辑 图解
输入
Otpts
输入
Otpts
OE1 t/r1
输出
OE2 t/r2
输出
L L 总线 b0:7 数据 至 总线 a0:7 L L 总线 b8:15 数据 至 总线 a8:15
L H 总线 a0:7 数据 至 总线 b0:7 L H 总线 a8:15 数据 至 总线 b8:15
H X 高 z 状态 在 a0:7, b0:7 H X 高 z 状态 在 a8:15, b8:15
h = 高 电压 水平的; l = 低 电压 水平的; x = 高 或者 低 电压 水平的 和 transitions 是 可接受的
: 点此下载
