adsp-2186l
–7–
rev. b
系统 接口
图示 2 显示 典型 基本 系统 配置 和 这
adsp-2186l, 二 串行 设备, 一个 字节-宽 非易失存储器 和
optional 外部 程序 和 数据 overlay memories (模式
可选择的). 可编程序的 wait 状态 一代 准许 这 pro-
cessor 至 连接 容易地 至 慢 附带的 设备. 这 adsp-
2186l 也 提供 四 外部 中断 和 二 串行 端口
或者 六 外部 中断 和 一个 串行 端口. host 记忆
模式 准许 进入 至 这 全部 外部 数据 总线, 但是 限制
寻址 至 一个 单独的 地址 位 (a0). 额外的 系统
peripherals 能 是 增加 在 这个 模式 通过 这 使用 的 exter-
nal 硬件 至 发生 和 获得 地址 信号.
1/2x 时钟
或者
结晶
串行
设备
串行
设备
SCLK1
rfs1 或者
IRQ0
tfs1 或者
IRQ1
dt1 或者 fo
dr1 或者 fi
SPORT1
SCLK0
RFS0
TFS0
DT0
DR0
SPORT0
A0–A21
数据
CS
CS
数据
地址
数据
地址
字节
记忆
i/o 空间
(peripherals)
2048 locations
OVERLAY
记忆
二 8k
pm 部分
二 8k
dm 部分
D
23–0
一个
13–0
D
23–8
一个
10–0
D
15–8
D
23–16
一个
13–0
14
24
FL0–2
PF
3
CLKIN
XTAL
ADDR13–0
DATA23–0
BMS
IOMS
PMS
DMS
CMS
BR
BG
BGH
PWD
PWDACK
adsp-2186l
1/2x 时钟
或者
结晶
串行
设备
串行
设备
系统
接口
或者
控制
16
1
16
SPORT1
SCLK0
RFS0
TFS0
DT0
DR0
SPORT0
IRD
/d6
IWR
/d7
是
/d4
ial/d5
IACK
/d3
IAD15–0
idma 端口
FL0–2
PF
3
CLKIN
XTAL
A0
DATA23–8
BMS
IOMS
PMS
DMS
CMS
BR
BG
BGH
PWD
PWDACK
adsp-2186l
IRQ2
/
PF
7
IRQE
/
PF
4
IRQL0
/
PF
5
IRQL1
/
PF
6
模式 c/
PF
2
模式 b/
PF
1
模式 一个/
PF
0
host 记忆 模式
IRQ2
/
PF
7
IRQE
/
PF
4
IRQL0
/
PF
5
IRQL1
/
PF
6
模式 c/
PF
2
模式 b/
PF
1
模式 一个/
PF
0
全部 记忆 模式
WR
RD
WR
RD
tfs1 或者
IRQ1
dt1 或者 fo
dr1 或者 fi
SCLK1
rfs1 或者
IRQ0
图示 2. 基本 系统 配置
时钟 信号
这 adsp-2186l 能 是 clocked 用 也 一个 结晶 或者 一个
ttl-兼容 时钟 信号.
这 clkin 输入 不能 是 halted, changed 在 运作
或者 运作 在下 这 指定 频率 在 正常的 运作.
这 仅有的 例外 是 当 这 处理器 是 在 这 电源-向下
状态. 为 额外的 信息 在 这 电源-向下 特性,
谈及 至 这
adsp-218x dsp 硬件 涉及
.
如果 一个 外部 时钟 是 使用, 它 应当 是 一个 ttl-兼容
信号 运动 在 half 这 操作指南 比率. 这 信号 是 con-
nected 至 这 处理器’s clkin 输入. 当 一个 外部 时钟
是 使用, 这 xtal 输入 必须 是 left unconnected.
这 adsp-2186l 使用 一个 输入 时钟 和 一个 频率 equal 至
half 这 操作指南 比率; 一个 0.20 mhz 输入 时钟 产量 一个 25 ns
处理器 循环 (这个 是 相等的 至 40 mhz). 正常情况下,
说明 是 executed 在 一个 单独的 处理器 循环. 所有 设备
定时 是 相关的 至 这 内部的 操作指南 时钟 比率, 这个 是
表明 用 这 clkout 信号 当 使能.
因为 这 adsp-2186l 包含 一个 在-碎片 振荡器 电路,
一个 外部 结晶 将 是 使用.这 结晶 应当 是 连接
横过 这 clkin 和 xtal 管脚, 和 二 电容 con-
nected 作 显示 在 图示 3. 电容 值 是 依赖 在
结晶 类型 和 应当 是 指定 用 这 结晶 生产者.
一个 并行的-resonant, 基本的 频率, 微处理器-
等级 结晶 应当 是 使用.
一个 时钟 输出 (clkout) 信号 是 发生 用 这 proces-
sor 在 这 处理器’s 循环 比率. 这个 能 是 使能 和
无能 用 这 clkodis 位 在 这 sport0 autobuffer
控制 寄存器.
CLKIN CLKOUT
XTAL
DSP
图示 3. 外部 结晶 连接
重置
这
重置
信号 initiates 一个 主控 重置 的 这 adsp-2186l.
这
重置
信号 必须 是 asserted 在 这 电源-向上
sequence 至 使确信 恰当的 initialization.
重置
在 最初的
电源-向上 必须 是 使保持 长 足够的 至 准许 这 内部的 时钟
至 stabilize. 如果
重置
是 使活动 任何 时间 之后 电源-向上, 这
时钟 持续 至 run 和 做 不 需要 stabilization 时间.
这 电源-向上 sequence 是 定义 作 这 总的 时间 必需的 为
这 结晶 振荡器 电路 至 stabilize 之后 一个 有效的 v
DD
是
应用 至 这 处理器, 和 为 这 内部的 阶段-锁 循环
(pll) 至 锁 面向 这 明确的 结晶 频率. 一个 最小 的
2000 clkin 循环 确保 那 这 pll 有 锁, 但是 做
不 包含 这 结晶 振荡器 开始-向上 时间. 在 这个
电源-向上 sequence 这
重置
信号 应当 是 使保持 低. 在
任何 subsequent resets, 这
重置
信号 必须 满足 这 迷你-
mum pulsewidth 规格, t
RSP
.
这
重置
输入 包含 一些 hysteresis; 不管怎样, 如果 一个 rc
电路 是 使用 至 发生 这
重置
信号, 一个 外部 schmidt
触发 是 推荐.
: 点此下载
