为 电流 信息 联系 相似物 设备 在 (781) 937-1799
adsp-21992 8月 2002
这个 信息 应用 至 一个 产品 下面 开发. 它的 特性 和 规格 是 主题 至 改变 没有 notice. 相似物
设备 假设 非 obligation 关于 future 制造 除非 否则 agreed 至 在 writing.
6 rev. pra
初步的 技术的 数据
erals 能 进入 这 dsp’s 止 chip 激励 记忆 空间. 之后
重置, 这 dsp 总是 开始 executing instructions 从 这
在 碎片 激励 只读存储器.
总线 要求 和 总线 grant
这 adsp-21992 能 relinquish控制 的 这 数据 和
地址 buses 至 一个 外部设备. 当 这 外部
设备 需要 进入 至 这 bus, 它 asserts 这 总线 要求
(br
) 信号. 这 (br) 信号 是 arbitrated 和 核心 和
附带的 requests. 外部总线 requests 有 这 最低
priority. 如果 非 其它 内部的 要求 是 pending, 这 外部
总线 要求 将 是 准予. 预定的 至 synchronizer 和 arbi-
tration 延迟, 总线 grants 将 是 提供 和 一个 最小
的 三 附带的 时钟 延迟. 这 adsp-21992 将
respond 至 这 总线 grant 用:
•
三 stating 这 数据 和 地址 buses 和 这 ms3–0
,
BMS
, ioms, rd, 和 wr输出 驱动器.
•
asserting 这 总线 grant (bg
) 信号.
这 adsp-21992 将 halt program 执行 如果 这 总线 是
准予 至 一个 外部 设备和 一个 操作指南 fetch 或者
数据 读/写 要求 是 制造 至 外部 一般 目的
或者 附带的 记忆 spaces. 如果一个 操作指南 需要 二
外部 记忆 读 accesses, 这 总线 将 不 是 准予
在 这 二 accesses. 如果一个 操作指南 需要 一个
外部 记忆 读 和 一个 外部 记忆 写 进入,
这 总线 将 是 准予 在 这 二 accesses. 这
外部 记忆 接口 能 是 配置 所以 那 这
核心 将 有 独有的 使用的 这 接口. dma 和 总线
requests 将 是 准予. 当这 外部 设备 releases
BR
, 这 dsp releases bg和 持续 program 执行
从 这 要点 在 这个 它 stopped.
这 总线 要求 特性 运作在 所有 时间, 甚至 当 这
dsp 是 booting 和 重置
是 起作用的.
这 adsp-21992 asserts 这 bgh
管脚 当 它 是 准备好 至
开始 另一 外部 端口 一个ccess, 但是 是 使保持 止 因为
这 总线 是 先前 granted. 这个 mechanism 能 是
扩展 至 定义 更多 竞赛lex arbitration protocols 为
implementing 更多 elaborate multimaster 系统.
dma 控制
这 adsp-21992 有 一个 dma 控制 那 支持
automated 数据 transfers 和 minimal overhead 为 这
dsp 核心. 循环 stealing dma transfers 能 出现 在
这 adsp-21992’s 内部的 memory 和 任何 的 它的 dma
有能力 peripherals. 增加ally, dma transfers 能 是
accomplished 在 任何 的这 dma 有能力 peripherals
和 外部 设备 连接 至 这 外部 记忆
接口. dma 有能力 peripherals 包含 这 sport
和 spi 端口, 和 模数转换器 控制 单元. 各自 单独的
dma 有能力 附带的 有 一个专心致志的 dma 频道. 至
describe 各自 dma sequence,这 dma 控制 使用 一个
设置 的 parameters—called 一个 dma descriptor. 当 succes-
sive dma sequences 是 需要ed, 这些 dma descriptors
能 是 linked 或者 chained together, 所以 这 completion 的 一个
dma sequence 自动 initiates 一个d 开始 这 next sequence.
dma sequences 做 不 contend为 总线 进入 和 这 dsp
核心, instead dmas “steal”循环 至 进入 记忆.
所有 dma transfers 使用 这 dma 总线 显示 在图示 1 在
页 3. 因为 所有 的 这 peripherals 使用 这 一样 总线,
arbitration 为 dma 总线 进入是 需要. 这 arbitration
为 dma 总线 进入 呈现 在表格 1.
dsp peripherals architecture
这 adsp-21992 包含 一个 号码 的 特定的 目的,
embedded 控制 peripherals,这个 能 是 seen 在 这
函数的 块 图解在 页 1. 这 adsp-21992
包含 一个 高 performance, 8-频道, 14-位 模数转换器
系统 和 双 频道 同时发生的 抽样 能力
横过 4 pairs 的 输入. 一个内部的 精确 电压
涉及 是 也 有 作部分 的 这 模数转换器 系统. 在
增加, 一个 三 阶段, 16-bit, 中心 为基础 pwm genera-
tion 单位 能 是 使用 至 produce 高 精度 pwm 信号
和 minimal 处理器 在head. 这 adsp-21992 也
包含 一个 有伸缩性的 incremental encoder 接口 单位 为
位置 传感器 反馈; 二 可调整的 频率 auxiliary
pwm 输出, 16 线条 的 数字的 i/o; 一个 16-位 看门狗
计时器; 三 一般 目的 计时器 和 一个 中断 con-
troller 那 manages 所有 附带的 中断. 最终, 这
adsp-21992 包含 一个 整体的 电源-在-重置 (por)
电路 那 能 是 使用 至 gene比率 这 必需的 重置 信号
为 这 设备 在 电源-在.
这 adsp-21992 有 一个 外部记忆 接口 那 是
shared 用 这 dsp’s 核心,这 dma 控制, 和 dma
有能力 peripherals, 这个 包含 这 模数转换器, sport, 和
spi 交流 端口. 这 external 端口 组成 的 一个
16-位 数据 总线, 一个 20-位 地址 总线, 和 控制 signals.
图示 4. adsp-21992 激励 记忆 编排
页 1 至 254
64K words/页
0x01 0000
0xFE 0000
止-碎片
激励 记忆
16-位
表格 1. i/o 总线 arbitration priority
dma 总线 主控 arbitration priority
sport receive dma 0—Highest
sport transmit dma 1
模数转换器 控制 dma 2
spi0 receive/transmit dma 3
记忆 dma 4—Lowest
: 点此下载
