首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:803091
 
资料名称:AD667JP
 
文件大小: 327K
   
说明
 
介绍:
Microprocessor-Compatible 12-Bit D/A Converter
 
 


: 点此下载
  浏览型号AD667JP的Datasheet PDF文件第2页
2
浏览型号AD667JP的Datasheet PDF文件第3页
3
浏览型号AD667JP的Datasheet PDF文件第4页
4
浏览型号AD667JP的Datasheet PDF文件第5页
5

6
浏览型号AD667JP的Datasheet PDF文件第7页
7
浏览型号AD667JP的Datasheet PDF文件第8页
8
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
AD667
rev. 一个
–6–
小 电阻器 将 是 增加 至 这 反馈 电阻器 在 顺序
至 accomplish 小 修改 在 这 范围调整. 为 例子, 如果
一个 10.24 v 全部 规模 是 desired, 一个 140
1% 低 tc metal-影片
电阻 能 是 增加 在 序列 和 这 内部的 (名义上的) 5k
反馈 电阻, 和 这 增益 修整 分压器 (在
管脚 6 和 7) 应当 是 增加 至 200
. 在 这 双极
模式, 增加 这 值 的 这 双极 补偿 修整 分压器
也 至 200
.
grounding rules
这 ad667 brings 输出 独立的 相似物 和 电源 grounds 至
准许 最佳的 连接 为 低 噪音 和 高 速 perfor-
mance. 这些 grounds 应当 是 系 一起 在 一个 要点,
通常地 这 设备 电源 地面. 这 独立的 地面 returns
是 提供 至 降低 电流 流动 在 低 水平的 信号 paths.
这 相似物 地面 在 管脚 5 是 这 地面 要点 为 这 输出
放大器 和 是 因此 这 “high quality” 地面 为 这 ad667;
它 应当 是 连接 直接地 至 这 相似物 涉及 要点 的
这 系统. 这 电源 地面 在 管脚 16 能 是 连接 至
这 大多数 convenient 地面 要点; 相似物 power 返回 是
preferred. 如果 电源 地面 包含 高 频率 噪音 是-
yond 200 mv, 这个 噪音 将 喂养 通过 这 转换器, 因此
一些 提醒 将 是 必需的 在 应用 这些 grounds.
它 是 也 重要的 至 应用 解耦 电容 合适的 在
这 电源 供应 为 这 ad667 和 这 输出 放大器. 这
准确无误的 方法 为 解耦 是 至 连接 一个 电容 从
各自 电源 供应 管脚 的 这 ad667 至 这 相似物 地面 管脚
的 这 ad667. 任何 加载 驱动 用 这 输出 放大器 应当
也 是 涉及 至 这 相似物 地面 管脚.
optimizing 安排好 时间
这 动态 效能 的 这 ad667’s 输出 放大器 能
是 优化 用 adding 一个 小 (20 pf) 电容 横过 这
反馈 电阻. 图示 4 显示 这 改进 在 两个都
大-信号 和 小-信号 安排好 为 这 10 v 范围. 在 图-
ure 4a, 这 顶 查出 显示 这 数据 输入 (db11–db0 系 至-
gether), 这 第二 查出 显示 这 cs 脉冲波 (a3–a0 系 低),
和 这 更小的 二 查出 显示 这 相似物 输出 为 c
F
= 0 pf
和 20 pf 各自.
计算数量 4b 和 4c 显示 这 安排好 时间 为 这 转变 从
所有 位 在 至 所有 位 止. 便条 那 这 安排好 时间 至
±
1/2 lsb
为 这 10 v 步伐 是 改进 从 2.4 microseconds 至 1.6 mi-
croseconds 用 这 增加 的 这 20 pf 电容.
计算数量 4d 和 4e 显示 这 安排好 时间 为 这 转变 从
所有 位 止 至 所有 位 在. 这 改进 在 安排好 时间
gained 用 adding c
C
= 20 pf 是 类似的.
一个. 大 规模 安排好
b. fine-规模 安排好, c
F
= 0 pf
c. fine-规模 安排好, c
F
= 20 pf
d. fine-规模 安排好, c
F
= 0 pf
e. fine-规模 安排好, c
F
= 20 pf
图示 4. 安排好 时间 效能
dently addressable 寄存器 在 二 ranks. 这 第一 分级 组成
的 三 四-位 寄存器 这个 能 是 承载 直接地 从 一个
4-, 8-, 12-, 或者 16-位 微处理器 bus. once 这 完全
12-位 数据 文字 有 被 聚集 在 这 第一 分级, 它 能 是
承载 在 这 12-位 寄存器 的 这 第二 分级. 这个
翻倍-缓冲 organization 避免 这 一代 的 spurious
相似物 输出 值. 图示 5 显示 这 块 图解 的 这
ad667 逻辑 部分.
这 latches 是 控制 用 这 地址 输入, a0–a3, 和
CS
输入. 所有 控制 输入 是 起作用的 低, consistent 和
一般 实践 在 微处理器 系统. 这 四 地址
线条 各自使能 一个 的 这 四 latches, 作 表明 在 表格 ii.
所有 latches 在 这 ad667 是 水平的-triggered. 这个 意思 那
数据 呈现 在 这 时间 当 这 控制 信号 是 有效的
将 enter 这 获得. 当 任何 一个 的 这 控制 信号 returns
高, 这 数据 是 latched.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com