AD673
rev. 一个
–6–
grounding 仔细考虑
这 ad673 提供 独立的 相似物 和 数字的 一般
连接. 这 电路 将 运作 合适的 和 作 更 作
±
200 mv 的 一般模式 电压 在 这 二 commons.
这个 准许 更多 有伸缩性的 控制 的 系统 一般 bussing
和 数字的 和 相似物 returns.
在 正常的 运作, 这 相似物 一般 终端 将 gener-
ate 瞬时 电流 的 向上 至 2 毫安 在 一个 转换. 在 ad-
dition 一个 静态的 电流 的 关于 2 毫安 将 流动 在 相似物
一般 在 这 单极的 模式 之后 一个 转换 是 完全.
这 相似物 一般 电流 将 是 modulated 用 这 varia-
tions 在 输入 信号.
这 绝对 最大 电压 比率 在 这 二 com-
mons 是
±
1 volt. 它 是 推荐 那 一个 并行的 一双 的
后面的-至-后面的 保护 二极管 是 连接 在 这
commons 如果 它们 是 不 连接 locally.
控制 和 定时 的 这 ad673
这 运作 的 这 ad673 是 控制 用 二 输入: con-
vert 和
数据 使能
.
开始 一个 转换
这 转换 循环 是 initiated 用 一个 积极的-going 转变
脉冲波 在 least 500 ns 宽. 这 rising 边缘 的 这个 脉冲波 resets
这 内部的 逻辑, clears 这 结果 的 这 previous 转换,
和 sets
DR
高. 这 下落 边缘 的 转变 begins 这
转换 循环. 当 转换 是 完成
DR
returns
低. 在 这 转换 循环,
DE
应当 是 使保持 高. 如果
DE
变得 低 在 一个 转换, 这 数据 输出 缓存区 将 是
使能 和 intermediate 转换 结果 将 是 呈现 在
这 数据 输出 管脚. 这个 将 导致 总线 conflicts 如果 其它 de-
vices 在 一个 系统 是 trying 至 使用 这 总线.
t
CS
t
DSC
V
OH
+ v
OL
2
V
IH
+ v
IL
2
t
C
转变
DR
图示 9. 转变 定时
读 这 数据
这 三-状态 数据 输出 缓存区 是 使能 用
DE
. 进入
时间 的 这些 缓存区 是 典型地 150 ns (250 最大). 这
数据 输出 仍然是 有效的 直到 50 ns 之后 这 使能 信号 re-
转变 高, 和 是 完全地 在 这 高-阻抗 状态
100 ns 后来的.
V
IH
+ v
IL
2
DE
t
HD
t
DD
V
OH
V
OL
数据
有效的
t
HL
高
阻抗
高
阻抗
DB0–DB7
图示 10. 读 定时
定时 规格
参数 标识 最小值 典型值 最大值 单位
转变 脉冲波 宽度 t
CS
500 — — ns
DR
延迟 从 转变 t
DSC
— 1 1.5
µ
s
转换 时间 t
C
10 20 30
µ
s
数据 进入 时间 t
DD
0 150 250 ns
数据 有效的 之后
DE
高 t
HD
50 — — ns
输出 float 延迟 t
HL
— 100 200 ns
微处理器 接口 considerations—
一般
当 一个 相似物-至-数字的 转换器 像 这 ad673 是 inter-
faced 至 一个 微处理器, 一些 详细信息 的 这 接口 必须
是 考虑. 第一, 一个 信号 至 开始 这 转换器 必须 是 gen-
erated; 然后 一个 适合的 延迟 时期 必须 是 允许 至 通过
在之前 有效的 转换 数据 将 是 读. 在 大多数 产品,
这 ad673 能 接口 至 一个 微处理器 系统 和 little
或者 非 外部 逻辑.
这 大多数 popular 控制 信号 配置 组成 的 de-
编码 这 地址 assigned 至 这 ad673, 然后 gating 这个 sig-
nal 和 这 系统’s wr 信号 至 发生 这 转变
脉冲波, 和 gating 它 和 rd 至 使能 这 输出 缓存区. 这
使用 的 一个 记忆 地址 和 记忆 wr 和 rd 信号 de-
注释 “memory-mapped” i/o 接合, 当 这 使用 的 一个
独立的 i/o 地址 空间 denotes “isolated i/o” 接合.
图示 11 显示 一个 generalized 图解 的 这 控制 逻辑 为
一个 ad673 连接 至 一个 8-位 数据 总线, 在哪里 一个 地址
模数转换器 地址 有 被 解码. 模数转换器 地址 开始 这 con-
verter 当 写 至 (这 真实的 数据 正在 写 至 这 con-
verter 做 不 matter) 和 包含 这 高 字节 数据 在
读 行动.
图示 11. General ad673 接口 至 8-位
微处理器
: 点此下载
