rev. 一个
ad7475/ad7495
–11–
在之前 这 16th sclk 下落 边缘, 这 部分 将 仍然是 powered
向上 但是 这 转换 将 是 terminated 和 sdata 将 go
后面的 在 三-状态. 十六 串行 时钟 循环 是 必需的
至 完全 这 转换 和 进入 这 转换 结果.
CS
将 空闲 高 直到 这 next 转换 或者 将 空闲 低 直到 一些-
时间 较早的 至 这 next 转换 (effectively idling
CS
低).
once 一个 数据 转移 是 完全 (sdata 有 returned 至
三-状态), 另一 转换 能 是 initiated 之后 这 安静
时间, t
安静
, 有 消逝 用 bringing
CS
低 又一次.
partial 电源-向下 模式
这个 模式 是 将 为 使用 在 产品 在哪里 slower
throughput 比率 是 必需的; 也 这 模数转换器 是 powered 向下
在 各自 转换, 或者 一个 序列 的 conversions 将 是
执行 在 一个 高 throughput 比率 和 然后 这 模数转换器 是 powered
向下 为 一个 相当地 长 持续时间 在 这些 bursts 的 一些
conversions. 当 这 ad7475 是 在 partial 电源-向下, 所有ana-
log 电路系统 是 powered 向下 除了 为 这 偏差 电流 发生器;
和, 在 这 情况 的 这 ad7495, 所有 相似物 电路系统 是 powered
向下 除了 为 这 在-碎片 涉及 和 谈及ence缓存区.
至 enter partial 电源-向下, 这 转换 处理 必须 是
interrupted 用 bringing
CS
高 anywhere 之后 这 第二下落
边缘 的 sclk 和 在之前 这 tenth 下落 边缘 的 sclk 作显示
在 图示 14. once
CS
有 被 brought 高 在 这个 window 的
sclks, 这 部分 将 enter partial 电源-向下, 和 这 con-
版本 那 是 initiated 用 这 下落 边缘 的
CS
将 是
terminated, 和 sdata 将 go 后面的 在 三-状态. 如果
CS
是 brought 高 在之前 这 第二 sclk 下落 边缘, 这 部分
将仍然是 在 正常的 模式 和 将 不 电源 向下. 这个 将
避免 意外的 电源-向下 预定的 至 glitches 在 这
CS
线条.
在 顺序 至 exit 这个 模式 的 运作 和 电源 这 ad7475/
ad7495 向上 又一次, 一个 dummy 转换 是 执行. 在 这
下落 边缘 的
CS
这 设备 将 begin 至 电源 向上, 和 将
continue 至 电源 向上 作 长 作
CS
是 使保持 低 直到 之后 这
下降ing 边缘 的 这 tenth sclk. 这 设备 将 是 全部地 powered
向上 once 16 sclks 有 消逝, 和 有效的 数据 将 结果 从
这 next 转换 作 显示 在 图示 15. 如果
CS
是 brought high
在之前这 第二 下落 边缘 的 sclk, 这 ad7475/一个D7495
将 go 后面的 在 partial 电源-向下 又一次. 这个 避免 意外的
电源-向上 预定的 至 glitches 在 这
CS
线条; 虽然 这 设备
将 begin 至 电源 向上 在 这 下落 边缘 的
CS
, 它 将 电源
向下 又一次 在 这 rising 边缘 的
CS
. 如果 在 partial 电源-向下
和
CS
是 brought 高 在 这 第二 和 tenth下落
edges 的 sclk, 这 设备 将 enter 全部 电源-向下 mode.
电源-向上 时间
这 电源-向上 时间 的 这 ad7475/ad7495 从 partial电源-
向下 是 典型地 1
µ
s, 这个 意思 那 和 任何 频率 的
sclk 向上 至 20 mhz, 一个 dummy 循环 将 总是 是 suffi-
cient 至 准许 这 设备 至 电源 向上从 partial 电源-向下.
once 这 dummy 循环 是 完全, 这 模数转换器 将 是 全部地 pow-
ered 向上 和 这 输入 信号 将 是 acquired 合适的. 这 安静
时间 t
安静
必须 安静的 是 允许 从 这 要点 在哪里 这 总线
变得 后面的 在 三-状态 之后 这 dummy 转换, 至 这
next 下落 边缘 的
CS
. 当 运动 在 1 msps throughput
比率, 这 ad7475/ad7495 将 电源 向上 和 acquire 一个 信号
在里面
±
0.5 lsb 在 一个 dummy 循环, i.e., 1
µ
s.
当 powering 向上 从 这 电源-向下 模式 和 一个 dummy
循环, 作 在 图示 15, 这 追踪-和-支撑 那 是 在 支撑 模式
当 这 部分 是 powered 向下, returns 至 追踪 模式 之后 这
第一 sclk 边缘 这 部分 receives 之后 这 下落 边缘 的
CS
.
这个 是 显示 作 要点 一个 在 图示 15. 虽然 在 任何 sclk
频率 一个 dummy 循环 是 sufficient 至 电源 这 设备 向上
和 acquire v
在
, 它 做 不 必然地 意思 那 一个 全部 dummy
SCLK
四 leading zeros + 转换 结果
SDATA
1
16
10
CS
图示 13. 正常的 模式 运作
SCLK
1
16
10
CS
2
图示 14. 进去 partial 电源-向下 模式
SCLK
CS
SDATA
invalid 数据
有效的 数据
1
10
16
1
这 部分 begins
至 电源 向上
这 部分 是 全部地
powered 向上
16
一个
图示 15. exiting partial 电源-向下 模式
: 点此下载
