7
®
ADS7818
图示 1. 基本 运作 的 这 ads7818.
theory 的 运作
这 ads7818 是 一个 高 速 successive approximation
寄存器 (sar) 相似物-至-数字的 转换器 (一个/d) 和 一个
内部的 2.5v bandgap 涉及. 这 architecture 是 为基础
在 电容的 redistribution 这个 本质上 包含 一个
样本/支撑 函数. 这 转换器 是 fabricated 在 一个 0.6
µ
cmos 处理. 看 图示 1 为 这 基本 运行 电路
为 这 ads7818.
这 ads7818 需要 一个 外部 时钟 至 run 这 变换器-
sion 处理. 这个 时钟 能 相异 在 200khz (12.5hz
throughput) 和 8mhz (500khz throughput). 这 职责 循环
的 这 时钟 是 unimportant 作 长 作 这 最小 高
和 低 时间 是 在 least 50ns 和 这 时钟 时期 是 在
least 125ns. 这 最小 时钟 频率 是 设置 用 这
泄漏 在 这 电容 内部的 至 这 ads7818.
这 相似物 输入 是 提供 至 二 输入 管脚: +in 和 –in.
当 一个 转换 是 initiated, 这 差别的 输入 在 这些
管脚 是 抽样 在 这 内部的 电容 排列. 当 一个
转换 是 在 progress, 两个都 输入 是 disconnected 从
任何 内部的 函数.
这 范围 的 这 相似物 输入 是 设置 用 这 电压 在 这
V
REF
管脚. 和 这 内部的 2.5v 涉及, 这 输入 范围
是 0 至 5v. 一个 外部 涉及 电压 能 是 放置 在
V
REF
, overdriving 这 内部的 电压. 这 范围 为 这
外部 电压 是 2.0v 至 2.55v, 给 一个 输入 电压
范围 的 4.0v 至 5.1v.
这 数字的 结果 的 这 转换 是 提供 在 一个 串行
manner, 同步的 至 这 clk 输入. 这 结果 是 pro-
vided 大多数 重大的 位 第一 和 代表 这 结果 的
这 转换 目前 在 progress—there 是 非 pipeline
延迟. 用 合适的 controlling 这 conv 和 clk 输入,
它 是 可能 至 获得 这 数字的 结果 least 重大的 位
第一.
相似物 输入
这 +in 和 –in 输入 管脚 准许 为 一个 差别的 输入
信号 至 是 captured 在 这 内部的 支撑 电容 当 这
转换器 enters 这 支撑 模式. 这 电压 范围 在 这
–in 输入 是 限制 至 –0.2v 至 0.2v. 因为 的 这个, 这
差别的 输入 能 是 使用 至 reject 仅有的 小 信号 那
是 一般 至 两个都 输入. 因此, 这 –in 输入 是 最好的 使用
至 sense 一个 偏远的 地面 要点 near 这 源 的 这 +in
信号. 如果 这 源 驱动 这 +in 信号 是 nearby, 这
–in 应当 是 连接 直接地 至 地面.
这 输入 电流 在 这 相似物 输入 取决于 在 输入
电压 和 样本 比率. essentially, 这 电流 在 这
设备 必须 承担 这 内部的 支撑 电容 在 这
样本 时期. 之后 这个 电容 有 被 全部地 charged,
那里 是 非 更远 输入 电流. 这 源 的 这 相似物
输入 电压 必须 是 能 至 承担 这 输入 电容 至
一个 12-位 安排好 水平的 在里面 这 样本 period—which 能
是 作 little 作 350ns 在 一些 运行 模式. 当 这
转换器 是 在 这 支撑 模式 或者 之后 这 抽样 电容
有 被 全部地 charged, 这 输入 阻抗 的 这 相似物
输入 是 更好 比 1g
Ω
.
小心 必须 是 带去 关于 这 输入 电压 在 这 +in
和 –in 管脚. 至 维持 这 线性 的 这 转换器, 这
+in 输入 应当 仍然是 在里面 这 范围 的 地 – 200mv
至 +v
CC
+ 200mv. 这 –in 输入 应当 不 漏出 在下
地 – 200mv 或者 超过 地 + 200mv. 外部 的 这些
范围, 这 转换器’s 线性 将 不 满足 规格.
涉及
这 涉及 电压 在 这 v
REF
管脚 直接地 sets 这 全部-
规模 范围 的 这 相似物 输入. 这 ads7818 能 运作
和 一个 涉及 在 这 范围 的 2.0v 至 2.55v, 为 一个 全部-
规模 范围 的 4.0v 至 5.1v.
这 电压 在 这 v
REF
管脚 是 内部 缓冲 和 这个
缓存区 驱动 这 电容 dac portion 的 这 转换器.
这个 是 重要的 因为 这 缓存区 非常 减少 这
动态 加载 放置 在 这 涉及 源. 不管怎样, 这
电压 在 v
REF
将 安静的 包含 一些 噪音 和 glitches
从 这 sar 转换 处理. 这些 能 是 减少 用
carefully bypassing 这 v
REF
管脚 至 地面 作 概述 在 这
sections 那 follow.
内部的 涉及
这 ads7818 包含 一个 在-板 2.5v 涉及, 结果-
ing 在 一个 0v 至 5v 输入 范围 在 这 相似物 输入. 这
规格 表格 给 这 各种各样的 规格 为 这
1
2
3
4
8
7
6
5
+V
CC
CLK
数据
CONV
V
REF
+In
–In
地
ADS7818
0.1µf
+5V
0.1µf 10µF
串行 时钟
从
微控制器
或者 dsp
串行 数据
转变 开始
+
2.2µf
+
0 至 5v
相似物 输入
: 点此下载
