MC68HC68T1
MOTOROLA
13
管脚 描述
CLKOUT
时钟 输出 (管脚 1)
这个信号 是 这 buffered 时钟 输出 这个 能 提供
一个的 这七 可选择的 发生率 (或者 这个 输出 能
是 重置 低). 这 内容 的 这 三 least 重大的 位
positions在 这 时钟 控制 寄存器 决定 这输出
频率(50% 职责 循环, 除了 2 hz 在 这 50 hz time–
根基模式). 在 power–down 运作 (power–down
位 在 这 中断 控制 寄存器 设置 高), 这 clkout 管脚
是 重置 低.
CPUR
cpu 重置 (管脚 2)
这个管脚 提供 一个n 频道, open–drain 输出 和
需要一个 外部 pullup 电阻. 这个 起作用的 低 输出
能是 使用 至 驱动 这重置 管脚 的 一个 微处理器 至 每-
mit orderly power–up/power–down. 这 cpur
输出 是 低
从15 至 40 ms 当 这 看门狗 函数发现 一个 cpu
失败 (看 表格 2). 这 低 水平的 时间 是 决定 用 这
输入频率 源 选择 作 这 时间 标准. cpur
是 重置 低 当 power–down 是 initiated.
INT
中断 (管脚 3)
这个active–low 输出是 驱动 从 一个 单独的 n 频道
晶体管一个nd m美国t 是 tied to 一个 external pullupresistor.
中断是 使活动 至 一个 低 水平的 当 任何 一个 的 这 fol-
lowing takes 放置:
1. 电源sense 运作 是 选择 (电源 sense 位 在
这中断 控制 寄存器 是 设置 高)和 一个 电源
失败 occurs.
2. 一个先前 设置 alarm 时间 occurs. 这 alarm位 在 这
状态register 一个ndthe interrupt signal 一个re delayed
30.5 ms当 32 khz 或者1 mhz 运作 是 选择,
15.3 ms为 2 mhz 运作, 和 7.6 ms 为 4 mhz
运作.
3. 一个先前选择 periodic 中断 信号 activates.
这 状态 寄存器 必须 是 读 至 重置 这 中断 输出-
放之后 这 选择 periodic 间隔 occurs. 这个 是 也
真实当 情况 1 和 2 活动 这 中断. 如果 power–
向下有 被 先前 选择, 这 中断 也 sets
这 power–up 函数 仅有的如果 电源 是 有提供的 至 这 v
SYS
管脚 至 这 恰当的 门槛 水平的 在之上 v
BATT
.
SCK
串行 时钟 (管脚 4)
这个串行 时钟 输入 是 使用 至 变换 数据 在 和 输出 的
这on–chip 接口逻辑. sck retains 它的 previous 状态 如果
这线条 驱动 它 变得 在 一个 high–impedance状态. 在 其它
words,如果 这 源 驱动 sck 变得 至 这 high–impedance
状态,这 previous 低 或者 高 水平的 是retained 用 on–chip
控制 电路系统.
MOSI
主控 输出 从动装置 在 (管脚 5)
这串行 数据 呈现 在 这个 端口是 latched 在 这 inter-
面向逻辑 用 sck 如果 这逻辑 是 使能. 数据 是 shifted 在,
也在 这 rising 或者 下落 edges 的 sck, 和 这 大多数 sig-
nificant 位 (msb) 第一.
在Motorola’s microcomputers 和 spi, 这 状态 的这
CPOL位 确定 这个 是 这 起作用的 边缘 的 sck. 如果 sck
是 高 当 ss 变得高, 这 状态 的 这 cpol 位 是 高.
likewise, 如果 一个 rising 边缘 的 ss occurs 当 sck 是 低 (看
图示 13), 然后 这 cpol 位 在 这 microcomputer 是 低.
MOSIretains 它的 previous 状态 如果 这 线条 驱动 它 变得
在high–impedance state. in o这r words, if the source
driving mOSi goes to the high–impedance state, the pre-
vious低 或者 高 水平的 是 retained 用 on–chip 控制电路系统.
MISO
主控 在 从动装置 输出 (管脚 6)
这串行 数据 呈现 在 这个 端口是 shifted 输出 的 这
接口逻辑 用 sck 如果 这 逻辑 是 使能. 数据 是shifted
输出, 也 在 这 rising 或者 下落 边缘 的 sck, 和 这 大多数
重大的位 (msb) 第一. 这 状态 的 这 cpol 位 在 这
microcomputer 确定这个 是 这 起作用的 边缘 的 sck
(看 图示 13).
SS
从动装置 选择 (管脚 7)
当高, 这 从动装置选择 输入 activates 这 接口
逻辑;否则 这 逻辑 是 在 一个 重置状态 和 这 miso 管脚
是in the high–impedance state. the watchdog circuit is
toggled在 this p在. ss h一个s 一个ninternal pulldown device.
因此, 如果 ss 是 在 一个 低 状态 在之前 going 至 高 imped-
ance,ss 能 是 left 在 一个 high–impedance状态. 那 是, 如果 这
源driving ss goes to the high–impedance state, the
previous 低 水平的 是 retained 用 on–chip 控制 电路系统.
V
SS
地面 (管脚 8)
这个 管脚 是 连接 至 地面.
PSE
电源 供应 使能 (管脚 9)
这 电源 供应 使能 输出 是 使用 至 控制 系统
电源和 是 使能 高 下面 任何 一个 的 这 下列的
情况:
1. V
SYS
rises 在之上 这 v
BATT
电压 之后 v
SYS
是
重置 低 用 一个 系统 失败.
2. 一个中断 occurs (如果 这 v
SYS
管脚 是powered 向上 0.7 v
在之上 v
BATT
).
3. 一个power–on 重置 occurs (如果 这 v
SYS
管脚是 powered 向上
0.7 v 在之上 v
BATT
).
pse 是 重置 低 用 writing 一个 高 在 这 power–down 位
的 这 中断 控制 寄存器.
POR
power–on 重置 (管脚 10)
这个active–low schmitt–trigger 输入发生 一个 inter-
nalpower–on 重置 信号 使用 一个 外部 rc 网络(看
计算数量 18 通过 21).两个都 控制 寄存器 和 频率
dividers为 这 振荡器和 线条 输入 是 重置. 这 状态
寄存器 是重置 除了 为 这 第一 time–up 位 (位 4), 这个 是
设置高. 在 这 终止 的 这 power–on 重置, single–supply 或者
battery–backup 模式 是 选择 在 这个 时间, 决定 用
这 状态 的 v
SYS
.
这个 管脚 将 是 更多 aptly named first–time–up 重置.
: 点此下载
