首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:818896
 
资料名称:DAC5687IPZP
 
文件大小: 2533K
   
说明
 
介绍:
16-BIT, 500 MSPS 2x-8x INTERPOLATING DUAL-CHANNEL DIGITAL-TO-ANALOG CONVERTER (DAC)
 
 


: 点此下载
  浏览型号DAC5687IPZP的Datasheet PDF文件第5页
5
浏览型号DAC5687IPZP的Datasheet PDF文件第6页
6
浏览型号DAC5687IPZP的Datasheet PDF文件第7页
7
浏览型号DAC5687IPZP的Datasheet PDF文件第8页
8

9
浏览型号DAC5687IPZP的Datasheet PDF文件第10页
10
浏览型号DAC5687IPZP的Datasheet PDF文件第11页
11
浏览型号DAC5687IPZP的Datasheet PDF文件第12页
12
浏览型号DAC5687IPZP的Datasheet PDF文件第13页
13
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
www.德州仪器.com
electricalcharacteristics(digitalspecifications)
DAC5687
SLWS164B–FEBRUARY2005–REVISEDJUNE2005
electricalcharacteristics(持续)
overrecommendedoperatingfree-airtemperaturerange,avdd=3.3v,clkvdd=3.3v,pllvdd=0v(=3.3vforpll
clockmode),iovdd=3.3v,dvdd=1.8v,iout
FS
=19.2ma,externalclockmode,4:1transformeroutputtermination,
50-
doublyterminatedload(unlessotherwisenoted)
ACSPECIFICATIONS
PARAMETERTESTCONDITIONSMINTYPMAXUNIT
singlecarrier,baseband,x4,pllclockmode,
78.4
clk1=122.88mhz
singlecarrier,baseband,x4,pllclockmode,
78.5
clk2=491.52mhz
singlecarrier,如果=153.6mhz,x4cmix,externalclock
70.9
模式,clk2=491.52mhz
twocarrier,如果=153.6mhz,x4cmix,externalclock
67.8
模式,clk2=491.52mhz
fourcarrier,baseband,x4,externalclockmode,
76.1
clk2=491.52mhz
ACLR
(4)
AdjacentchannelleakageratiodBc
fourcarrier,如果=92.16mhz,x4l,externalclockmode,
66.8
clk2=491.52mhz
singlecarrier,如果=153.6mhz,x4cmix,externalclock
72.2
模式,clk2=491.52mhz,dvdd=2.1v
twocarrier,如果=153.6mhz,x4cmix,externalclock
69.3
模式,clk2=491.52mhz,dvdd=2.1v
fourcarrier,baseband,x4,externalclockmode,
68.5
clk2=491.52mhz,dvdd=2.1v
fourcarrier,如果=92.16mhz,x4l,externalclockmode,
66.3
clk2=491.52mhz,dvdd=2.1v
50-mhzoffset,1-mhzbw,singlecarrier,baseband,
92
x4,externalclockmode,clk1=122.88mhz
50-mhzoffset,1-mhzbw,fourcarrier,baseband,
81
x4,externalclockmode,clk1=122.88mhz
NoiseFloordBc
50-mhzoffset,1-mhzbw,singlecarrier,baseband,
88
x4,pllclockmode,clk2=491.52mhz
50-mhzoffset,1-mhzbw,fourcarrier,baseband,
81
x4,pllclockmode,clk2=491.52mhz
(4)w-cdmawith3.84mhzbw,5-mhzspacing,centeredatif.testmodel1,10ms
overrecommendedoperatingfree-airtemperaturerange,avdd=3.3v,clkvdd=3.3v,pllvdd=3.3v,iovdd=3.3v,
dvdd=1.8v,iout
FS
=19.2ma(unlessotherwisenoted)
DIGITALSPECIFICATIONS
PARAMETERTESTCONDITIONSMINTYPMAXUNIT
CMOSINTERFACE
V
IH
高-levelinputvoltage23v
V
IL
低-levelinputvoltage000.8v
I
IH
高-levelinputcurrent–4040µa
I
IL
低-levelinputcurrent–4040µa
Inputcapacitance5pF
IOVDD–
I
加载
=–100µAV
0.2
V
OH
plllock,sdo,sdio
0.8x
I
加载
=–8mAV
IOVDD
I
加载
=100µa0.2v
V
OL
plllock,sdo,sdio
0.22x
I
加载
=8mAV
IOVDD
externalordual-clockmodes16250
InputdatarateMSPS
PLLclockmode16160
9
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com