12 www.国家的.com
DP83848YB
1.5 jtag 接口
1.6 重置
和 电源 向下
1.7 strap 选项
这 dp83848yb 使用 许多 的 这 函数的 管脚 作 strap
选项. 这 值 的 这些 管脚 是 抽样 在 重置
和 使用 至 strap 这 设备 在 明确的 模式 的 opera
-
tion. 这 strap 选项 管脚 assignments 是 定义 在下.
这 函数的 管脚 名字 是 表明 在 parentheses.
一个 2.2 k
Ω
电阻 应当 是 使用 为 拉-向下 或者 拉-向上 至
改变 这 default strap 选项. 如果 这 default 选项 是
必需的, 然后 那里 是 非 需要 为 外部 拉-向上 或者 拉
向下 电阻器. 自从 这些 管脚 将 有 alternate func
-
tions 之后 重置 是 deasserted, 它们 应当 不 是 con-
nected 直接地 至 v
CC
或者 地.
信号 名字 类型 管脚 # 描述
TCK i, pu 8
测试 时钟
这个 管脚 有 一个 弱 内部的 pullup.
TDI i, pu 12
测试 数据 输入
这个 管脚 有 一个 弱 内部的 pullup.
TDO O 9
测试 输出
TMS i, pu 10
测试 模式 选择
这个 管脚 有 一个 弱 内部的 pullup.
TRST# i, pu 11
测试 重置:
起作用的 低 异步的 测试 重置.
这个 管脚 有 一个 弱 内部的 pullup.
信号 名字 类型 管脚 # 描述
重置_n i, pu 29
重置:
起作用的 低 输入 那 initializes 或者 re-initializes 这
dp83848yb. asserting 这个 管脚 低 为 在 least 1
µ
s 将 强迫 一个 re
-
设置 处理 至 出现. 所有 内部的 寄存器 将 re-initialize 至 它们的
default states 作 指定 为 各自 位 在 这 寄存器 块 秒
-
tion. 所有 strap 选项 是 re-initialized 作 好.
pwr_向下/int i, od, pu 7 看部分5.5为 详细地 描述.
这 default 函数 的 这个 管脚 是 电源 向下.
电源 向下:
这 管脚 是 一个 起作用的 低 输入 在 这个 模式 和
应当 是 asserted 低 至 放 这 设备 在 一个 电源 向下 模式.
中断:
这 管脚 是 一个 打开 流 输出 在 这个 模式 和 将
是 asserted 低 当 一个 中断 情况 occurs. 虽然 这
管脚 有 一个 弱 内部的 拉-向上, 一些 产品 将 需要 一个
外部 拉-向上 resister. 寄存器 进入 是 必需的 为 这 管脚 至
是 使用 作 一个 中断 mechanism. 看
部分5.5.2中断
mechanism 为 更多 详细信息 在 这 中断 mechanisms.
信号 名字 类型 管脚 # 描述
phyad0 (col)
phyad1 (rxd_0)
phyad2 (rxd_1)
phyad3 (rxd_2)
phyad4 (rxd_3)
s, o, pu
s, o, pd
42
43
44
45
46
phy 地址 [4:0]:
这 dp83848yb 提供 five phy ad-
dress 管脚, 这 状态 的 这个 是 latched 在 这 phyctrl reg-
ister 在 系统 硬件-重置.
这 dp83848yb 支持 phy 地址 strapping 值 0
(<00000>) 通过 31 (<11111>).
一个 phy 地址 的 0 puts 这
部分 在 这 mii 分开 模式
. 这 mii 分开 模式 必须 是 se
-
lected 用 strapping phy 地址 0; changing 至 地址 0 用 reg-
ister 写 将 不 放 这 phy 在 这 mii 分开 模式. 请 谈及
至 部分 2.3 为 额外的 信息.
phyad0 管脚 有 弱 内部的 拉-向上 电阻.
phyad[4:1] 管脚 有 弱 内部的 拉-向下 电阻器.
: 点此下载
