®
dsp201/202
7
theory 的 运作
这 dsp201 和 dsp202 是 基本 电压 输出 数字的-
至-相似物 转换器 和 完全 逻辑 接口 电路系统
为 使容易 的 使用 和 标准 数字的 信号 处理 ics.
数据 words 是 transmitted 从 这 dsp ic 在 它的 串行
端口, leaving 这 dsp ic 并行的 端口 自由 为 数字的
交流.
这 dsp201 和 dsp202 是 pipelined 内部. 当 这
用户 给 一个 转变 command 在 时间 t, 二 actions 是
initiated. 第一, 这 数据 贮存 在 这 内部的 变换 寄存器
下列的 这 previous 转变 command (在 t – 1) 是 使用 至
更新 这 输出 d/一个 转换器 立即. 第二, 这
dsp201 或者 dsp202 transmits 一个 同步 脉冲波 至 这
dsp ic 和 开始 clocking 新 数据 在 这 变换 寄存器
使用 这 系统 位 时钟. 这个 数据 是 然后 使用 至 更新
这 d/作 当 这 t + 1 转变 command 是 received.
两个都 这 dsp201 和 dsp202 是 18-位 d/作 内部.
在-碎片 逻辑 能 是 编写程序 至 使用 18-位 的 数据 至
更新 这 d/一个 输出, 或者 能 是 编写程序 至 更新 这
d/一个 为基础 在 16-位 数据 words. additionally, 这 逻辑 在
这 dsp202 能 接受 一个 32-位 数据 文字 (这 cascade
模式), 和 更新 两个都 d/一个 途径 同时发生地 和
16 位 各自. 所有 的 这些 模式 能 是 hard-连线的 或者 逻辑-
控制 externally, 所以 那 非 extra overhead 在 这 部分
的 这 dsp ic 是 必需的.
在 这 16-位 模式, 这 dsp201 和 dsp202 将 append
zeros 至 这 16-位 transferred 至 各自 的 这 内部的 d/作,
这个 是 全部 18-位 转换器. 这 18-位 文字-长度
模式 能 是 使用 和 dsp ics 编写程序 为 也 24-
位 或者 32-位 输出 words, 在 这个 情况 这 dsp201 或者
dsp202 将 时钟 在 这 第一 18-位 的 数据 之后 这
同步 脉冲波, 和 ignore 额外的 信息 在
这 串行 线条. 当 编写程序 至 接受 16-位 words,
这 dsp201 和 dsp202 能 是 使用 和 dsp ics pro-
grammed 至 输出 16-, 24-, 或者 32-位 words, 和 将 ignore
额外的 信息 之后 这 第一 16 位 在 这 串行 线条.
这 dsp201 和 dsp202 是 完全 电压 输出 d/一个
转换器, 和 在-碎片 references 和 输出 放大器 至
驱动
±
3v 在 375
Ω
负载. 状态-的-这-艺术 双极 tech-
nologies 是 使用 在 这 d/一个 部分 至 maximize 这 输出
更新 比率, 至 maximize 动态 效能, 和 至
eliminate glitch 问题. 先进的 塑料 包装 meth-
ods 制造 这个 效能 attainable economically.
基本 运作
数据 format 和 输出 水平
这 dsp201 和 dsp202 接受 串行 数据, msb 第一, 在
标准 二进制的 二’s complement format. 这 长度 的
这 数据 words 能 是 选择 作 显示 在下, 和 这
d/一个 输出 水平的 发生 用 一个 明确的 输入 代号 是 显示
在 表格 i.
作 和 所有 标准 d/作, 这 输出 范围 从 负的
全部 规模 (–3v) 至 1 lsb 在下 积极的 全部 规模 (+3v –
1lsb). 这 双极 输出 放大器 是 设计 至 驱动
375
Ω
负载 在 全部 速 和 精度.
updating 这 输出
和 使能 (管脚 17) 低, 这 下落 边缘 的 一个 转变
command arriving 在 conv (管脚 15) 将 立即
更新 这 d/一个 输出 和 这 数据 贮存 在 这 内部的
变换 寄存器 下列的 这 previous 转变 command.
这 转变 command 能 是 异步的 至 任何 其它
信号 或者 clocks 没有 减少 精度, 虽然 sys-
tem 精度 是 常常 增强 用 同步 数字的
信号.
为 一个 全部-规模 改变 在 这 输入 代号, 这 输出 将
典型地 settle 至 在里面
±
0.006% 的 它的 最终 水平的 在里面
2.5
µ
s. 这 回转 比率 的 这 输出 放大器 是 典型地 15v/
µ
s, 为 一个 全部 电源 带宽 关闭 至 800khz. 所有 的 这
规格 和 典型 效能 曲线 是 达到
和 一个 全部 400khz 更新 比率, 除非 否则 指定.
这 dsp201 和 dsp202 是 有保证的 运算的 至 一个
全部 500khz 更新 比率, 这个 超过 这 最大 位
时钟 比率 为 大多数 标准 dsp ics.
数据 转移
数据 是 transmitted serially 至 这 dsp201 或者 dsp202, 和
是 clocked 在 这 内部的 变换 寄存器 在 这 rising 边缘
的 这 外部 数据 转移 时钟 或者 位 时钟 (xclk
输入 在 管脚 12.) 这个 时钟 能 是 作 快 作 12mhz. 这
数据 转移 时钟 能 tolerate 职责 循环 从 40% 至
60%.
作 表明 在 这 定时 图解 在 图示 1, 也 16-
或者 18-位 的 数据 将 是 clocked 在 这 dsp201 或者
dsp202, 或者 32-位 将 是 clocked 在 这 dsp202 在 这
输入 代号 输出 电压
16-位 模式 和 十六进制 16-位 模式 和
二进制的 dsp202 cascade 模式 18-位 模式 dsp202 cascade 模式 18-位 模式
0111...1111 7FFF 1FFFF +2.999908v 2.999977v
0000...0000 0000 00000 0V 0V
1111...1111 FFFF 3FFFF –92
µ
V –23
µ
V
1000...0000 8000 20000 –3.000000v –3.000000v
theoretical lsb 大小 91.6
µ
V 22.9
µ
V
表格 i. 输出 电压 vs 输入 代号.
: 点此下载
