6
同时发生地. 这 dla 管脚 是 强迫 至 一个 高 阻抗
状态 这个 准许 这 12v 栏杆 至 增强 这 二 n-
mosfets (q
1
和 q
3
) 那 连接 这 atx 围栏 至 这
3.3v
双
和 5v
双
围栏. 这 5vdlsb 管脚 是 强迫 至 一个
高 阻抗 状态 这个 将 转变 这 p-场效应晶体管 (q
2
)
止. 最终, 这 内部的 ldo 这个 regulates 这 3.3v
双
栏杆 在 睡眠 states 是 放 在 备用物品 模式.
内部的 直线的 调整器 欠压 保护
这 欠压 保护 在 这 内部的 直线的 调整器
是 仅有的 起作用的 在 睡眠 states 和 之后 这 最初的 软 开始
ramp 的 这 3.3v 直线的 调整器. 这 欠压 trip 要点
是 设置 在 25% 在下 名义上的, 或者 2.475v.
当 一个 欠压 是 发现ed, 这 3.3v 直线的 调整器
是 无能. 一个 软 开始 间隔 后来的, 这 3.3v 直线的
调整器 是 retried 和 一个 所以ft 开始 ramp. 如果 这 直线的
调整器 是 retried 3 时间 和 一个 fourth 欠压 是
发现, 然后 这 3.3v直线的 调整器 是 无能 和 能
仅有的 是 重置 通过 一个 por 重置.
内部的 直线的 调整器 在 电流 保护
当 一个 overcurrent 情况是 发现, 这 门 电压
至 这 内部的 nmos 通过 element 是 减少 这个 导致
这 输出 电压 的 这 直线的 调整器 至 是 减少.
当 这 输出 电压 是 减少 至 这 欠压 trip
要点, 这 欠压 保护是 initiated 和 这 输出
将 关闭.
布局 仔细考虑
这 典型 应用 employing 一个 isl6506 是 一个 fairly
笔直地 向前 implementati在. 像 和 任何 其它 直线的
调整器, 注意 有 至 是 paid 至 这 few 可能地
敏感的 小 信号 组件s, 此类 作 那些 连接
至 敏感的 nodes 或者 那些 supplying 核心的 绕过 电流.
这 电源 组件 (通过 晶体管) 和 这 控制
ic 应当 是 放置 第一. 这 控制 应当 是 放置 在
一个 central 位置 在 这 mother板, 不 excessively far
从 这 3.3v
双
island 或者 这 i/o 电路系统. 确保 这
3v3aux 连接 是 合适的 sized 至 carry 1a 没有
exhibiting 重大的 resistive losses 在 这 加载 终止.
similarly, 这 输入 偏差 供应 (5v
SB
) carries 一个 类似的 水平的
的 电流 - 为 最好的 结果,确保 它 是 连接 至 它的
各自的 源 通过 一个 adequately sized 查出 和 是
合适的 decoupled. 这 通过 晶体管 应当 是 放置
在 焊盘 有能力 的 heatsinking 相一致 这 设备的 电源
消耗. 在哪里 适用, 多样的 通过 连接 至 一个
大 内部的 平面 能 significantly 更小的 localized 设备
温度 上升.
placement 的 这 解耦 和 大(量) 电容 应当
反映 它们的 目的. 作 此类, 这 高-频率
解耦 电容 应当 是 放置 作 关闭 作 可能
至 这 加载 它们 是 decoupling; 这 ones 解耦 这
控制 关闭 至 这 控制 管脚, 这 ones 解耦
这 加载 关闭 至 这 加载 连接器 或者 这 加载 它自己 (如果
embedded). 甚至 though 大(量) 电容 (铝
electrolytics 或者 tantalum 电容) placement 是 不 作
核心的 作 这 高-频率 电容 placement, having
这些 电容 关闭 至 这 加载 它们 提供 是 preferable.
locate 所有 小 信号 组件 关闭 至 这 各自的
管脚 的 这 控制 ic, 和连接 它们 至 地面, 如果
适用, 通过 一个 通过 放置 关闭 至 这 地面 垫子.
一个 multi-layer 打印 电路 板 是 推荐.
图示 5 显示 这 连接 至 大多数 的 这 组件
在 这 电路. 便条 那 这 单独的 电容 显示 各自
可以 代表 numerous 物理的 电容. dedicate 一个
固体的 layer 为 一个 地面 平面 和 制造 所有 核心的
组件 地面 连接 通过 vias 放置 作 关闭
至 这 组件 终端 作 可能. 这 epad 应当 是
系 至 这 地面 平面 和 三 至 five vias 为 好的
热的 管理. dedicate另一 固体的 layer 作 一个
电源 平面 和 破裂 这个 平面 在 小 islands 的
一般 电压 水平. ideally, 这 电源 平面 应当
支持 两个都 这 输入 电源 和 输出 电源 nodes. 使用
铜 filled polygons 在 这 顶 和 bottom 电路 layers 至
create 电源 islands connecting 这 过滤 组件
(输出 电容) 和 这 负载. 使用 这 remaining 打印
电路 layers 为 小 信号 线路.
图示 5. 打印 电路 板 islands
Q2
Q3
12VATX
CIN
通过 连接 至 地面 平面
island 在 电源 平面 layer
island 在 电路/电源 平面 layer
isl6506/一个/b
地
5VDLSB
关键
VCC
5VSB
DLA
Q4
C
5V
加载
C
5VSB
加载
C
HF3V
C
HF5V
5VATX
+3.3vin
3V3AUX
C
3V
5VDUAL
3V3DUAL
EPAD
isl6506, isl6506a, isl6506b
: 点此下载
