首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:832304
 
资料名称:AD7665AST
 
文件大小: 348K
   
说明
 
介绍:
16-Bit, 570 kSPS CMOS ADC
 
 


: 点此下载
  浏览型号AD7665AST的Datasheet PDF文件第1页
1
浏览型号AD7665AST的Datasheet PDF文件第2页
2

3
浏览型号AD7665AST的Datasheet PDF文件第4页
4
浏览型号AD7665AST的Datasheet PDF文件第5页
5
浏览型号AD7665AST的Datasheet PDF文件第6页
6
浏览型号AD7665AST的Datasheet PDF文件第7页
7
浏览型号AD7665AST的Datasheet PDF文件第8页
8
浏览型号AD7665AST的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. 0
–3–
AD7665
参数 情况 最小值 典型值 最大值 单位
电源 供应 (持续)
电源 消耗
5, 6
444 ksps throughput
7
64 74 mW
100 sps throughput
7
15
µ
W
570 ksps throughput
4
93 107 mW
在 电源-向下 模式
8
7
µ
W
温度 范围
9
指定 效能 T
最小值
至 t
最大值
–40 +85
°
C
注释
1
lsb 意思 least 重大的 位. 和 这
±
5 v 输入 范围, 一个 lsb 是 152.588
µ
v.
2
看 定义 的 规格 部分. 这些 规格 做 不 包含 这 错误 contribution 从 这 外部 reference.
3
所有 规格 在 db 是 涉及 至 一个 全部-规模 输入 fs. 测试 和 一个 输入 信号 在 0.5 db 在下 全部 规模 除非 否则 指定.
4
在 warp 模式.
5
测试 在 并行的 读 模式.
6
测试 和 这 0 v 至 5 v 范围 和 v
– v
INGND
= 0 v. 看 电源 消耗 部分.
7
在 impulse 模式.
8
和 ovdd 在下 dvdd + 0.3 v 和 所有 数字的 输入 强迫 至 ovdd 或者 ognd 遵守 ively.
9
联系 工厂 为 扩展 温度 范围.
规格 主题 至 改变 没有 注意.
表格 i. 相似物 输入 配置
输入 电压 输入
范围 ind (4r) inc (4r) inb (2r) ina (r) 阻抗
1
±
4 ref V
INGND INGND REF 5.85 k
±
2 ref V
V
INGND REF 3.41 k
±
REF V
V
V
REF 2.56 k
0 v 至 4 ref V
V
INGND INGND 3.41 k
0 v 至 2 ref V
V
V
INGND 2.56 k
0 v 至 ref V
V
V
V
便条 2
注释
1
典型 相似物 输入 阻抗.
2
为 这个 范围 这 输入 是 高 阻抗.
定时 规格
标识 最小值 典型值 最大值 单位
谈及 至 计算数量 11 和 12
转变 pulsewidth t
1
5ns
时间 在 conversions t
2
1.75/2/2.25 便条 1
µ
s
(warp 模式/正常的 模式/impulse 模式)
CNVST
低 至 busy 高 延迟 t
3
30 ns
busy 高 所有 模式 除了 在 主控 串行 读 之后 t
4
0.75/1/1.25
µ
s
转变 模式 (warp 模式/正常的 模式/impulse 模式)
aperture 延迟 t
5
2ns
终止 的 转换 至 busy 低 延迟 t
6
10 ns
转换 时间(warp 模式/正常的 模式/impulse 模式) t
7
0.75/1/1.25
µ
s
acquisition 时间 t
8
1
µ
s
重置 pulsewidth t
9
10 ns
谈及 至 计算数量 13, 14, 和 15 (并行的 接口 模式)
CNVST
低 至 数据 有效的 延迟 t
10
0.75/1/1.25
µ
s
(warp 模式/正常的 模式/impulse 模式)
数据 有效的 至 busy 低 延迟 t
11
20 ns
总线 进入 要求 至 数据 有效的 t
12
40 ns
总线 relinquish 时间 t
13
515ns
谈及 至 计算数量 17 和 18 (主控 串行 接口 模式)
2
CS
低 至 同步 有效的 延迟 t
14
10 ns
CS
低 至 内部的 sclk 有效的 延迟 t
15
10 ns
CS
低 至 sdout 延迟 t
16
10 ns
CNVST
低 至 同步 延迟 (读 在 转变) t
17
25/275/525 ns
(warp 模式/正常的 模式/impulse 模式)
(–40
c 至 +85
c, avdd = dvdd = 5 v, ovdd =2.7 v 至 5.25 v, 除非 否则指出.)
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com