85356AMI
www.icst.com/产品/hiperclocks.html
rev. 一个 october 7, 2004
6
整体的
电路
系统, 公司
ICS85356I
2:1, d
IFFERENTIAL
-
至
-3.3v
D
UAL
lvpecl / ecl c
锁
M
ULTIPLEXER
一个
PPLICATION
I
NFORMATION
V
CC
- 2v
50
Ω
50
Ω
RTT
Z
o
= 50
Ω
Z
o
= 50
Ω
FOUT
FIN
rtt = Z
o
1
((v
OH
+ v
OL
) / (v
CC
– 2)) – 2
3.3v
125
Ω
125
Ω
84
Ω
84
Ω
Z
o
= 50
Ω
Z
o
= 50
Ω
FOUT FIN
这 时钟 布局 topology 显示 在下 是 一个 典型 termina-
tion 为 lvpecl 输出. 这 二 不同的 layouts 提到
是 推荐 仅有的 作 指导原则.
fout 和 nfout 是 低 阻抗 追随着 输出 那 gen-
erate ecl/lvpecl 兼容 输出. 因此, terminating
电阻器 (直流 电流 path 至 地面) 或者 电流 来源 必须
是 使用 为 符合实际. 这些 输出 是 设计 至 驱动
50
Ω
传递 线条. matched 阻抗 技巧 应当
是 使用 至 maximize 运行 频率 和 降低 信号
扭曲量.
计算数量 2a 和 2b
显示 二 不同的 layouts 这个
是 推荐 仅有的 作 指导原则. 其它 合适的 时钟 lay-
outs 将 exist 和 它 将 是 推荐 那 这 板
designers simulate 至 保证 兼容性 横过 所有 打印
电路 和 时钟 组件 处理 变化.
T
ERMINATION
为
lvpecl o
UTPUTS
F
IGURE
2b. lvpecl o
UTPUT
T
ERMINATION
F
IGURE
2a. lvpecl o
UTPUT
T
ERMINATION
图示 2
显示 如何 这 差别的 输入 能 是 连线的 至 接受
单独的 结束 水平. 这 涉及 电压 v_ref = v
CC
/2 是
发生 用 这 偏差 电阻器 r1, r2 和 c1. 这个 偏差 电路
应当 是 located 作 关闭 作 可能 至 这 输入 管脚. 这 比率
F
IGURE
1. s
INGLE
E
NDED
S
IGNAL
D
RIVING
D
IFFERENTIAL
I
NPUT
W
IRING
这
D
IFFERENTIAL
I
NPUT
至
一个
CCEPT
S
INGLE
E
NDED
L
EVELS
的 r1 和 r2 might 需要 至 是 调整 至 位置 这 v_ref 在
这 中心 的 这 输入 电压 摆动. 为 例子, 如果 这 输入
时钟 摆动 是 仅有的 2.5v 和 v
CC
= 3.3v, v_ref 应当 是 1.25v
和 r2/r1 = 0.609.
v_ref
R1
1K
C1
0.1u
R2
1K
单独的 结束 时钟 输入
CLKx
nCLKx
VCC
: 点此下载
