5.3 10
idt79r3051/79r3052 整体的 riscontrollers 商业的 温度 范围
管脚 描述 (持续):
管脚 名字 i/o 描述
burst/
O
burst 转移/写 near:
在 读 transactions, 这
Burst
信号 indicates 那 这 电流 总线 读
WrNear
是 requesting 一个 块 的 四 相接的 words 从 记忆. 这个 信号 是 asserted 仅有的 在 读 循环
预定的 至 cache misses; 它 是 asserted 为 所有 i-cache miss 读 循环, 和 为 d-cache miss 读 循环
如果 选择 在 设备 重置 时间.
在 写 transactions, 这
WrNear
输出 tells 这 外部 记忆 系统 那 这 总线 接口 单位
是 performing 后面的-至-后面的 写 transactions 至 一个 地址 在里面 这 一样 256 文字 页 作 这 较早的
写 transaction. 这个 信号 是 有用的 在 记忆 系统 这个 雇用 页 模式 或者 静态的 column
drams, 和 准许 near 写 至 是 retired quickly.
Rd
O
读:
一个 输出 这个 indicates 那 这 电流 总线 transaction 是 一个 读.
Wr
O
写:
一个 输出 这个 indicates 那 这 电流 总线 transaction 是 一个 写.
Ack
I
acknowledge:
一个 输入 这个 indicates 至 这 设备 那 这 记忆 系统 有 sufficiently
processed 这 总线 transaction, 和 那 这 cpu 将 也 terminate 这 写 循环 或者 处理 这 读
数据 从 这个 读 转移.
RdCEn
I
读 缓存区 时钟 使能:
一个 输入 这个 indicates 至 这 设备 那 这 记忆 系统 有 放置
有效的 数据 在 这 一个/d 总线, 和 那 这 处理器 将 move 这 数据 在 这 在-碎片 读 缓存区.
SysClk
O
系统 涉及 时钟:
一个 输出 从 这 cpu 这个 reflects 这 定时 的 这 内部的 处理器
"sys" 时钟. 这个 时钟 是 使用 至 控制 状态 transitions 在 这 读 缓存区, 写 缓存区, 记忆
控制, 和 总线 接口 单位.
BusReq
I
dma arbiter 总线 要求:
一个 输入 至 这 设备 这个 requests 那 这 cpu 触发-状态 它的 总线 接口
信号 所以 那 它们 将 是 驱动 用 一个 外部 主控.
BusGnt
O
dma arbiter 总线 grant.
一个 输出 从 这 cpu 使用 至 acknowledge 那 一个
BusReq
有 被
发现, 和 那 这 总线 是 relinquished 至 这 外部 主控.
sbrcond(3:2) I
branch 情况 端口:
这些 外部 信号 是 内部 连接 至 这 cpu 信号
brcond(1:0) cpcond(3:0). 这些 信号 能 是 使用 用 这 branch 在 co-处理器 情况 说明 作 输入
端口. 那里 是 二 类型 的 branch 情况 输入: 这 sbrcond 输入 有 特定的 内部的 逻辑
至 同步 这 输入, 和 因此 将 是 驱动 用 异步的 agents. 这 直接 branch 情况
输入 必须 是 驱动 synchronously.
BErr
I
总线 错误:
输入 至 这 总线 接口 单位 至 terminate 一个 总线 transaction 预定的 至 一个 外部 总线 错误.
这个 信号 是 仅有的 抽样 在 读 和 写 行动. 如果 这 总线 transaction 是 一个 读 运作,
然后 这 cpu 将 引领 一个 总线 错误 例外.
Int
(5:3) I
处理器 中断:
在 正常的 运作, 这些 信号 是 logically 这 一样 作 这
Int
(5:0)
SInt
(2:0) 信号 的 这 r3000. 在 处理器 重置, 这些 信号 执行 模式 initialization 的 这 cpu, 但是
在 一个 不同的 (simpler) fashion 比 这 中断 信号 的 这 r3000.
那里 是 二 类型 的 中断 输入: 这
SInt
输入 是 内部 同步 用 这 处理器, 和
将 是 驱动 用 一个 异步的 外部 代理. 这 直接 中断 输入 是 不 内部
同步, 和 因此 必须 是 externally 同步 至 这 cpu. 这 直接 中断 输入 有
一个 循环 更小的 latency 比 这 同步 中断.
Clk2xIn I
主控 时钟 输入:
这个 是 一个 翻倍 频率 输入 使用 至 控制 这 定时 的 这 cpu.
重置
I
主控 处理器 重置:
这个 信号 initializes 这 cpu. 模式 选择 是 执行 在 这 last
循环 的
重置
.
rsvd(4:0) i/o
保留:
这些 five 信号 管脚 是 保留 为 测试 和 为 future revisions 的 这个 设备. 用户
必须 不 连接 这些 管脚.
2874 tbl 03
: 点此下载
