rev. 0
AD7866
–4–
1.6v
200
AI
OL
200
一个
I
OH
C
L
50pF
至
输出
管脚
图示 1. 加载 电路 为 数字的 输出
定时 规格
WARNING!
静电释放 敏感的 设备
提醒
静电释放 (静电的 释放) 敏感的 设备. 静电的 charges 作 高 作 4000 v readily
accumulate 在 这 人 身体 和 测试 设备 和 能 释放 没有 发现. 虽然
这 ad7866 特性 专卖的 静电释放 保护 电路系统, 永久的 损坏 将 出现 在
设备 subjected 至 高-活力 静电的 discharges. 因此, 恰当的 静电释放 预防措施 是
推荐 至 避免 效能 降级 或者 丧失 的 符合实际.
绝对 最大 比率
1
(t
一个
= 25
o
c 除非 否则 指出)
AV
DD
至 agnd . . . . . . . . . . . . . . . . . . . . . . . . –0.3 v 至 +7 v
DV
DD
至 dgnd . . . . . . . . . . . . . . . . . . . . . . . –0.3 v 至 +7 v
V
驱动
至 dgnd . . . . . . . . . . . . . . . –0.3 v 至 dv
DD
+ 0.3 v
V
驱动
至 agnd . . . . . . . . . . . . . . . .–0.3 v 至 av
DD
+ 0.3 v
AV
DD
至 dv
DD
. . . . . . . . . . . . . . . . . . . . . . . –0.3 v 至 +0.3 v
agnd 至 dgnd . . . . . . . . . . . . . . . . . . . . –0.3 v 至 +0.3 v
相似物 输入 电压 至 agnd . . . . –0.3 v 至 av
DD
+ 0.3 v
数字的 输入 电压 至 dgnd . . . . . . . . . . . –0.3 v 至 +7 v
V
REF
至 agnd . . . . . . . . . . . . . . . . . –0.3 v 至 av
DD
+ 0.3 v
数字的 输出 电压 至 dgnd . . –0.3 v 至 v
驱动
+ 0.3 v
输入 电流 至 任何 管脚 除了 供应
2
. . . . . . . .
±
10 毫安
运行 温度 范围
商业的 (一个, b 版本) . . . . . . . . . . . . . –40
o
c 至 +85
o
C
存储 温度 范围 . . . . . . . . . . . . –65
o
c 至 +150
o
C
接合面 温度 . . . . . . . . . . . . . . . . . . . . . . . . . . 150
o
C
tssop 包装, 电源 消耗 . . . . . . . . . . . . .450 mw
JA
热的 阻抗 . . . . . . . . . . . . 143
°
c/w (tssop)
JC
热的 阻抗. . . . . . . . . . . . . 45
°
c/w (tssop)
含铅的 温度, 焊接
vapor 阶段 (60 secs) . . . . . . . . . . . . . . . . . . . . . . . 215
°
C
infrared (15 secs) . . . . . . . . . . . . . . . . . . . . . . . . . . 220
°
C
静电释放 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.5 kv
注释
1
压力 在之上 那些 列表 下面 绝对 最大 比率 将 导致 永久的
损坏 至 这 设备. 这个 是 一个 压力 比率 仅有的; 函数的 运作 的 这 设备
在 这些 或者 任何 其它 情况 在之上 那些 列表 在 这 运算的 sections 的 这个
规格 是 不 暗指. 暴露 至 绝对 最大 比率 情况 为
扩展 时期 将 影响 设备 可靠性.
2
瞬时 电流 的 向上 至 100 毫安 将 不 导致 scr 获得 向上.
定时 规格
1
(v
DD
= 2.7 v 至 5.25 v, v
驱动
= 2.7 v 至 5.25 v, v
REF
= 2.5 v; t
一个
= t
最小值
至 t
最大值
, 除非 否则 指出.)
限制 在
参数 T
最小值
, t
最大值
单位 描述
f
SCLK
2
10 khz 最小值
20 mhz 最大值
t
转变
16
×
t
SCLK
ns 最大值 t
SCLK
= 1/f
SCLK
800 ns 最大值 f
SCLK
= 20 mhz
t
安静
50 ns 最大值 最小 时间 在 终止 的 串行 读 和 next 下落 边缘 的
CS
t
2
10 ns 最小值
CS
至 sclk 建制 时间
t
3
3
25 ns 最大值 延迟 从
CS
直到 d
输出
一个 和 d
输出
b 三-状态 无能
t
4
3
40 ns 最大值 数据 进入 时间 之后 sclk 下落 边缘. v
驱动
3 v, c
L
= 50 pf;
V
驱动
< 3 v, c
L
= 25 pf
t
5
0.4 t
SCLK
ns 最小值 sclk 低 pulsewidth
t
6
0.4 t
SCLK
ns 最小值 sclk 高 pulsewidth
t
7
10 ns 最小值 sclk 至 数据 有效的 支撑 时间
t
8
4
25 ns 最大值
CS
rising 边缘 至 d
输出
一个, d
输出
b, 高 阻抗
t
9
4
10 ns 最小值 sclk 下落 边缘 至 d
输出
一个, d
输出
b, 高 阻抗
50 ns 最大值 sclk 下落 边缘 至 d
输出
一个, d
输出
b, 高 阻抗
注释
1
样本 测试 在 25
°
c 至 确保 遵从. 所有 输入 信号 是 指定 和 tr = tf = 5 ns (10% 至 90% 的 v
驱动
) 和 安排时间 从 一个 电压 水平的 的 1.6 v.
2
mark/空间 比率 为 这 clk 输入 是 40/60 至 60/40.
3
量过的 和 这 加载 电路 的 图示 1 和 定义 作 这 时间 必需的 为 这 输出 至 交叉 0.8 v 或者 2.0 v.
4
t
8,
t
9
是 获得 从 这 量过的 时间 带去 用 这 数据 输出 至 改变 0.5 v 当 承载 和 这 电路 的 图示 1. 这 量过的 号码 是 然后 extrapolated
后面的 至 除去 这 影响 的 charging 或者 discharging 这 50 pf 电容. 这个 意思 那 这 时间 t
8
和 t
9
quoted 在 这 定时 特性 是 这 真实 总线
relinquish 时间 的 这 部分 和 是 独立 的 这 总线 加载.
规格 主题 至 改变 没有 注意.
: 点此下载
