8
ltc1665/ltc1660
德州仪器 ig diagra
UWW
图示 1
OPERATIO
U
转移 函数
这 转移 函数 是
V
k
V 为 这 LTC
V
k
V 为 这 LTC
输出 完美的 REF
输出 完美的 REF
()
()
=
=
256
1665
1024
1660
在哪里 k 是 这 decimal 相等的 的 这 二进制的 dac 输入
代号 和 v
REF
是 这 电压 在 ref (管脚 6).
电源-在 重置
这 ltc1665 clears 这 输出 至 零 规模 当 电源
是 第一 应用, 制造 系统 initialization consistent 和
repeatable.
电源 供应 sequencing
这 电压 在 ref (管脚 6) 应当 是 保持 在里面 这 范围
–0.2v
≤
V
REF
≤
V
CC
+ 0.2v (看 绝对 最大
比率). particular 小心 应当 是 带去 至 注意到 这些
限制 在 电源 供应 转变-在 和 转变-止 sequences,
当 这 电压 在 v
CC
(管脚 16) 是 在 转变.
串行 接口
referring 至 图示 2a (2b): 和 cs/ld 使保持 低, 数据 在
这 d
在
输入 是 shifted 在 这 16-位 变换 寄存器 在 这
积极的 边缘 的
SCK
. 这 4-位 dac 地址, a3-a0, 是
承载 第一 (看 表格 2), 然后 这 8-位 (10-bit) 输入
代号, d7-d0 (d9-d0), ordered msb-至-lsb 在 各自 case.
四 (二) don’t-小心 位, x3-x0 (x1-x0), 是 承载 last.
当 这 全部 16-位 输入 文字 有 被 shifted 在, cs/ld
是 牵引的 高, 加载 这 dac 寄存器 和 这 文字 和
造成 这 addressed dac 输出(s) 至 更新. 这
时钟 是 无能 内部 当 cs/ld 是 高. 便条:
SCK
必须 是 低 在之前 cs/ld 是 牵引的 低.
这 缓冲 串行 输出 的 这 变换 寄存器 是 有
在 这 d
输出
管脚, 这个 swings 从 地 至 v
CC
. 数据
呈现 在 d
输出
16 积极的 sck edges 之后 正在 应用
至 d
在
.
多样的 ltc1665/ltc1660’s 能 是 控制 从 一个
单独的 3-线 串行 端口 (i.e., sck, d
在
和 cs/ld) 用
使用 这 包含 “daisy-chain” facility. 一个 序列 的
m
碎片 是 配置 用 连接 各自 d
输出
(除了 这
last) 至 d
在
的 这 next 碎片, forming 一个 单独的 16
m
-位 变换
寄存器. 这 sck 和 cs/ld 信号 是 一般 至 所有
D
在
D
输出
cs/ld
SCK
A3
A3
A3 A2
A2 X1A1 X0
1665/60 f01
A1 X1
X0
t
2
t
8
t
9
t
11
t
5
t
7
t
6
t
1
t
3
t
4
: 点此下载
