首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:8622
 
资料名称:HYB18T512160AC-37
 
文件大小: 2153.87K
   
说明
 
介绍:
512-Mbit Double-Data-Rate-Two SDRAM
 
 


: 点此下载
  浏览型号HYB18T512160AC-37的Datasheet PDF文件第3页
3
浏览型号HYB18T512160AC-37的Datasheet PDF文件第4页
4
浏览型号HYB18T512160AC-37的Datasheet PDF文件第5页
5
浏览型号HYB18T512160AC-37的Datasheet PDF文件第6页
6

7
浏览型号HYB18T512160AC-37的Datasheet PDF文件第8页
8
浏览型号HYB18T512160AC-37的Datasheet PDF文件第9页
9
浏览型号HYB18T512160AC-37的Datasheet PDF文件第10页
10
浏览型号HYB18T512160AC-37的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
hyb18t512[400/800/160]a[c/f]–[3.7/5]
512-mbit 翻倍-数据-比率-二 SDRAM
Overview
数据 薄板 7 rev. 1.13, 2004-05
09112003-sdm9-iq3p
1 Overview
这个 chapter 给 一个 overview 的 这 512-mbit 翻倍-数据-比率-二 sdram 产品 家族 和 describes 它的
主要的 特性.
1.1 特性
这 512-mbit 翻倍-数据-比率-二 sdram 提供 这 下列的 关键 特性:
1.8 v
±
0.1 v 电源 供应
1.8 v
±
0.1 v (sstl_18) 兼容 i/o
dram organisations 和 4, 8 和 16 数据
在/输出
翻倍 数据 比率 architecture: 二 数据 transfers
每 时钟 循环, 四 内部的 banks 为 concurrent
运作
cas latency: 3, 4 和 5
burst 长度: 4 和 8
差别的 时钟 输入 (ck 和 ck
)
bi-directional, 差别的 数据 strobes (dqs 和
DQS
) 是 transmitted / received 和 数据. 边缘
排整齐 和 读 数据 和 中心-排整齐 和 写
数据.
dll aligns dq 和 dqs transitions 和 时钟
•DQS
能 是 无能 为 单独的-结束 数据 strobe
运作
commands entered 在 各自 积极的 时钟 边缘,
数据 和 数据 掩饰 是 关联 至 两个都 edges 的
DQS
数据 masks (dm) 为 写 数据
posted cas 用 可编程序的 additive latency 为
更好的 command 和 数据 总线 效率
止-碎片-驱动器 阻抗 调整 (ocd) 和
在-消逝-末端 (odt) 为 更好的 信号 质量.
自动-precharge 运作 为 读 和 写 bursts
自动-refresh, 自-refresh 和 电源 节省
电源-向下 模式
平均 refresh 时期 7.8
µ
s 在 一个
T
情况
更小的
比 85 °c, 3.9
µ
s 在 85 °c 和 95 °c
正常的 和 弱 力量 数据-输出 驱动器
1k 页 大小 为
×
4 &放大;
×
8, 2k 页 大小 为
×
16
包装:
p-tfbga-60-6 为
×
4 &放大;
×
8 组件
p-tfbga-84-1 为
×
16 组件
1.2 描述
这 512-mb ddr2 dram 是 一个 高-速 翻倍-
数据-比率-2 cmos 同步的 dram 设备
containing 536,870,912 位 和 内部 配置
作 一个 四方形-bank dram. 这 512-mb 设备 是
有组织的 作 也 32 Mbit
×
4 i/o
×
4 bank, 16 Mbit
×
8i/o
×
4bank 或者 8mbit
×
16 i/o
×
4 bank 碎片. 这些
同步的 设备 达到 高 速 转移 比率
开始 在 400 mb/秒/管脚 为 一般 产品. 看
表格 1
为 效能 计算数量.
这 设备 是 设计 至 遵守 和 所有 ddr2 dram
关键 特性:
1. posted cas 和 additive latency,
2. 写 latency = 读 latency - 1,
3. 正常的 和 弱 力量 数据-输出 驱动器,
4. 止-碎片 驱动器 (ocd) 阻抗 调整 和
5. 一个 在-消逝 末端 (odt) 函数.
所有 的 这 控制 和 地址 输入 是 同步
和 一个 一双 的 externally 有提供的 差别的 clocks.
输入 是 latched 在 这 交叉 要点 的 差别的
clocks (ck rising 和 ck
下落). 所有 i/os 是
同步 和 一个 单独的 结束 dqs 或者 差别的
dqs-dqs
一双 在 一个 源 同步的 fashion.
表格 1 高 效能
产品 类型 速 代号 –3.7 –5 单位
速 等级 ddr2–533 4–4–4 ddr2–400 3–3–3
最大值 时钟 频率 @CL5
f
CK5
266 200 MHz
@CL4
f
CK4
266 200 MHz
@CL3
f
CK3
200 200 MHz
最小值 ras-cas-延迟
t
RCD
15 15 ns
最小值 行 precharge 时间
t
RP
15 15 ns
最小值 行 起作用的 时间
t
RAS
45 40 ns
最小值 行 循环 时间
t
RC
60 55 ns
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com