ML6692
4
管脚 描述
(管脚 号码 为 tqfp 包装 在 parentheses)
管脚 名字 函数
1 (56) TXCLKIN transmit 时钟 ttl 输入. 这个 25mhz 时钟 是 这 频率 涉及 为 这 内部的
transmit pll 时钟 乘法器. 这个 管脚 应当 是 驱动 用 一个 外部 25mhz 时钟 在
ttl 或者 cmos 水平.
2 (57, 58) 一个GND1 相似物 地面.
3, 4, 5, 6, txd<3:0> Transmit 数据 ttl 输入. txd<3:0> 输入 接受 tx 数据 从 这 mii. 数据
(59, 60, 61, 62) appearing 在 txd<3:0> 是 clocked 在 这 ml6692 在 这 rising 边缘 的 txclk.
7 (63) TXEN Transmit 使能 ttl 输入. 驱动 这个 输入 高 indicates 至 这 ml6692 那 transmit
数据 是 呈现 在 txd<3:0>. txen edges 应当 是 同步的 和 txclk.
8 (64) TXER Transmit 错误 ttl 输入. 驱动 这个 管脚 高 和 txen 也 高 导致 这 部分 至
continuously transmit scrambled h symbols. 当 txen 是 低, txer 有 非 效应.
9 (1) TXCLK transmit 时钟 ttl 输出. 这个 25mhz 时钟 是 阶段-排整齐 和 这 内部的 125mhz
tx 位 时钟. 数据 appearing 在 txd<3:0> 是 clocked 在 这 ml6692 在 这 rising
边缘 的 这个 时钟.
10, 12, 14, 16 rxd<3:0> receive 数据 ttl 输出. rxd<3:0> 输出 是 有效的 在 rxclk’s rising 边缘.
(2, 5, 8, 11)
11 (3, 4) DGND1 数字的 地面.
13 (6, 7) DVCC1 数字的 +5v 电源 供应.
15 (9, 10) DGND2 数字的 地面.
17 (12) RXCLK recovered receive 时钟 ttl 输出. 这个 25mhz 时钟 是 阶段-排整齐 和 这
内部的 125mhz 位 时钟 recovered 从 这 信号 received 在 tpinp/n. receive 数据
在 rxd<3:0> 改变 在 这 下落 edges 和 应当 是 抽样 在 这 rising edges 的
这个 时钟. rxclk 是 阶段 排整齐 至 txclkin 当 这 100base-tx 信号 是 不
呈现 在 tpinp/n.
18 (13) CRS 运输车 sense ttl 输出. 为 100mbps 运作 在 标准 模式, crs 变得 高 在 这
presennon-空闲 信号 在 tpinp/n, 或者 当 这 ml6692 是 transmitting. crs 变得 低 当
那里 是 非 transmit activity 和 receive 是 空闲. 为 100 mbps 运作 在 repeater 模式
或者 half duplex 模式, crs 变得 高 在 这 存在 的 非-空闲 信号 在 tpinp/n 仅有的.
19 (14) COL collision 发现 ttl 输出. 为 100 mbps 运作 col 变得 高 在之上 发现 的
一个 collision 在 这 网络, 和 仍然是 高 作 长 作 这 collision 情况 persists.
col 是 低 当 这 ml6692 运作 在 也 全部 duplex, 或者 loopback 模式.
20 (15, 16) DGND3 数字的 地面.
21 (17) RXDV receive 数据 有效的 ttl 输出. 这个 输出 变得 高 当 这 ml6692 是 接到 一个
数据 小包装板盒. rxdv 应当 是 抽样 synchronously 和 rxclk’s rising 边缘.
22 (18) DVCC2 数字的 +5v 电源 供应.
23 (19) RXER receive 错误 ttl 输出. 这个 输出 变得 高 至 表明 错误 或者 invalid symbols
在里面 一个 小包装板盒, 或者 corrupted 空闲 在 packets. rxer 应当 是 抽样
synchronously 和 rxclk’s rising 边缘.
24 (20) MDC mii 管理 接口 时钟 ttl 输入. 一个 时钟 在 这个 管脚 clocks 串行 数据 在 或者
输出 的 这 ml6692’s mii 管理 寄存器 通过 这 mdio 管脚. 这 最大 时钟
频率 在 mdc 是 2.5mhz.
: 点此下载
