1996 六月 27 9
飞利浦 半导体 产品 规格
8-位 微控制器 和 在-碎片 能 P8xC592
注释
1. 至 避免 一个 ‘latch 向上’ 效应 在 电源-在: v
SS
−
0.5 V < ‘voltage 在 任何 管脚 在 任何 time’ < V
DD
+ 0.5 v.
2. 如果 这 能-控制 是 在 这 重置 状态 (e.g. 之后 一个 电源-向上 重置; 能 控制 寄存器 位 cr.0; 看
部分 13.5.3 表格 32), 这 能 传输者 输出 是 floating 和 这 管脚 p1.6 和 p1.7 能 是 使用 作
打开-流 端口 管脚. 之后 一个 电源-向上 重置 这 端口 数据 是 高, leaving 这 管脚 p1.6 和 p1.7 floating.
端口 3
p3.0 至 p3.7 25 至 32
8-位 quasi-双向的 i/o 端口
.
RXD 25
串行 输入 端口
.
TXD 26
串行 输出 端口
.
INT0 27
外部 中断 输入.
INT1 28
T0 29
计时器 0 外部 输入
.
T1 30
计时器 1 外部 输入
.
WR 31
外部 数据 记忆 写 strobe
.
RD 32
外部 数据 记忆 读 strobe
.
端口 2 (下沉/源: 1
×
TTL = 4
×
lsttl 输入)
p2.0 至 p2.7 36 至 43
8-位 quasi-双向的 i/o 端口
.
A08 至 A15
高-顺序 地址 字节 为 外部 记忆
.
端口 0 (下沉/源: 8
×
lsttl 输入)
p0.7 至 p0.0 47 至 54
8-位 打开 流 双向的 i/o 端口
.
AD7 至 AD0
多路复用 低-顺序 地址 和
数据 总线 为 外部 记忆
.
端口 5
p5.7 至 p5.0 62 至 68, 1
8-位 输入 端口
.
ADC7 至 ADC0
8 输入 途径 至 模数转换器
.
标识
管脚 描述
DEFAULT ALTERNATIVE