stk12c68-m
4-59
地址 locations. 用 relying 在
读
循环 仅有的, 这
stk12c68-m 实现 nonvolatile 运作 当
remaining 兼容 和 标准 8kx8 srams.
在 这
STORE
循环, 一个 擦掉 的 这 previous
nonvolatile 数据 是 第一 执行, followed 用 一个 pro-
gram 的 这 nonvolatile elements. 这 程序 opera-
tion copies 这
SRAM
数据 在 这 nonvolatile ele-
ments. once 一个
STORE
循环 是 initiated, 更远 输入
和 输出 是 无能 直到 这 循环 是 完成.
因为 一个 sequence 的 地址 是 使用 为
STORE
initiation, 它 是 核心的 那 非 其它 读 或者 写 交流-
cesses intervene 在 这 sequence 或者 这 sequence 将
是 aborted.
至 initiate 这
STORE
循环 这 下列的
读
se-
quence 必须 是 执行:
1. 读 地址 0000 (十六进制) 有效的 读
2. 读 地址 1555 (十六进制) 有效的 读
3. 读 地址 0aaa (十六进制) 有效的 读
4. 读 地址 1fff (十六进制) 有效的 读
5. 读 地址 10f0 (十六进制) 有效的 读
6. 读 地址 0f0f (十六进制) Initiate
STORE
循环
once 这 sixth 地址 在 这 sequence 有 被
entered, 这
STORE
循环 将 commence 和 这 碎片
将 是 无能. 它 是 重要的 那
读
循环 和
不
写
循环 是 使用 在 这 sequence, 虽然 它
是 不 需要 那 g 是
低
为 这 sequence 至 是
有效的. 之后 这 t
STORE
循环 时间 有 被 fulfilled, 这
SRAM
将 又一次 是 使活动 为
读
和
写
运作.
软件 recall
一个
RECALL
循环 的 这
可擦可编程只读存储器
数据 在 这
SRAM
是
initiated 和 一个 sequence 的
读
行动 在 一个
manner 类似的 至 这
STORE
initiation. 至 initiate 这
RECALL
循环 这 下列的 sequence 的
读
opera-
tions 必须 是 执行:
1. 读 地址 0000(十六进制) 有效的 读
2. 读 地址 1555 (十六进制) 有效的 读
3. 读 地址 0aaa (十六进制) 有效的 读
4. 读 地址 1fff (十六进制) 有效的 读
5. 读 地址 10f0 (十六进制) 有效的 读
6. 读 地址 0f0e (十六进制) Initiate
RECALL
循环
内部,
RECALL
是 一个 二 步伐 程序. 第一, 这
sram 数据 是 cleared 和 第二, 这 nonvolatile
信息 是 transferred 在 这
SRAM
cells. 这
RECALL
运作 在 非 方法 改变 这 数据 在 这
设备 运作
这 stk12c68-m 有 二 独立的 模式 的 opera-
tion:
SRAM
模式 和 nonvolatile 模式. 在
SRAM
模式, 这 记忆 运作 作 一个 标准 快 静态的
内存
. 在 nonvolatile 模式, 数据 是 transferred 从
SRAM
至
可擦可编程只读存储器
(这
STORE
运作) 或者 从
可擦可编程只读存储器
至
SRAM
(这
RECALL
运作). 在 这个 模式
SRAM
功能 是 无能.
STORE
循环 将 是 initiated 下面 用户 控制 通过 一个
软件 sequence 或者 hsb assertion 和 是 也
automatically initiated 当 这 电源 供应 电压
水平的 的 这 碎片 falls 在下 v
转变
.
RECALL
opera-
tions 是 automatically initiated 在之上 电源-向上 和
whenever 这 电源 供应 电压 水平的 rises 在之上
V
转变
.
RECALL
循环 将 也 是 initiated 用 一个
软件 sequence.
sram 读
这 stk12c68-m 执行 一个
读
循环 whenever e
和 g 是
低
和 hsb 和 w 是
高
. 这 地址
指定 在 管脚 一个
0-12
确定 这个 的 这 8192
数据 字节 将 是 accessed. 当 这
读
是 initiated
用 一个 地址 转变, 这 输出 将 是 有效的 之后
一个 延迟 的 t
AVQV
. 如果 这
读
是 initiated 用 e 或者 g, 这
输出 将 是 有效的 在 t
ELQV
或者 在 t
GLQV
, whichever 是
后来的. 这 数据 输出 将 repeatedly respond 至
地址 改变 在里面 这 t
AVQV
进入 时间 没有
这 需要 为 transitions 在 任何 控制 输入 管脚, 和
将 仍然是 有效的 直到 另一 地址 改变 或者 直到
e 或者 g 是 brought
高
或者 w 或者 hsb 是 brought
低
.
sram 写
一个 写 循环 是 执行 whenever e 和 w 是
低
和 hsb 是 高
. 这 地址 输入 必须 是 稳固的 较早的
至 进去 这
写
循环 和 必须 仍然是 稳固的
直到 也 e 或者 w go
高
在 这 终止 的 这 循环. 这
数据 在 管脚 dq
0-7
将 是 写 在 这 记忆 如果 它
是 有效的 t
DVWH
在之前 这 终止 的 一个 w 控制
写
或者 t
DVEH
在之前 这 终止 的 一个 e 控制
写
.
它 是 推荐 那 g 是 保持
高
在 这 全部
写
循环 至 避免 数据 总线 contention 在 这
一般 i/o 线条. 如果 g 是 left
低
, 内部的 电路系统 将
转变 止 这 输出 缓存区 t
WLQZ
之后 w 变得
低
.
软件
STORE
这 stk12c68-m 软件
STORE
循环 是 initiated 用
executing sequential
读
循环 从 六 明确的
: 点此下载
