tms320c6202, tms320c6202b, tms320c6203, tms320c6204
fixed-要点 数字的 信号 processors
sprs104a – october 1999 – 修订 march 2000
13
邮递 办公室 盒 1443
•
houston, 德州 77251–1443
信号 描述
信号
管脚 非.
类型
‡
描述
信号
名字
GJL GLS GLW
†
类型
‡
描述
时钟/pll
CLKIN C12 B10 B10 I 时钟 输入
CLKOUT1 AD20 Y18 Y18 O 时钟 输出 在 全部 设备 速
CLKOUT2 AC19 AB19 AB19 O
时钟 输出 在 half 的 设备 速
•
使用 为 同步的 记忆 接口
CLKMODE0 B15 B12 B12 I
时钟 模式 选择
•
选择 what 乘以 factors 的 这 输入 时钟 频率 这 CPU 频率
CLKMODE1 C11
§
A9
¶
A9
¶
I
•
选择 what 乘以 factors 的 这 输入 时钟 频率 这 cpu 频率
相等.
为 更多 detail 在 CLKMODE 管脚 和 这 PLL 乘以 factors 看 这 时钟
CLKMODE2 – A14
¶
A14
¶
I
为 更多 detail 在 clkmode 管脚 和 这 pll 乘以 factors, 看 这 时钟
pll 部分 的 这个 数据 薄板.
PLLV
#
D13 C11 C11 一个
||
pll 相似物 v
CC
连接 为 这 低-通过 过滤
PLLG
#
D14 C12 C12 一个
||
pll 相似物 地 连接 为 这 低-通过 过滤
PLLF
#
C13 A11 A11 一个
||
pll 低-通过 过滤 连接 至 外部 组件 和 一个 绕过 电容
jtag emulation
TMS AD7 Y5 Y5 I jtag 测试-端口 模式 选择 (特性 一个 内部的 pullup)
TDO AE6 AA4 AA4 o/z jtag 测试-端口 数据 输出
TDI AF5 Y4 Y4 I jtag 测试-端口 数据 在 (特性 一个 内部的 pullup)
TCK AE5 AB2 AB2 I jtag 测试-端口 时钟
TRST AC7 AA3 AA3 I jtag 测试-端口 重置 (特性 一个 内部的 pulldown)
EMU1 AF6 AA5 AA5 i/o/z emulation 管脚 1, pullup 和 一个 专心致志的 20-k
Ω
电阻
EMU0 AC8 AB4 AB4 i/o/z emulation 管脚 0, pullup 和 一个 专心致志的 20-k
Ω
电阻
重置 和 中断
重置 K2 J3 J3 I 设备 重置
NMI L2 K2 K2 I
nonmaskable 中断
•
边缘-驱动 (rising 边缘)
ext_int7 V4 U2 U2
ext_int6 Y2 U3 U3
I
外部 中断
ext_int5 AA1 W1 W1
I
外部 interru ts
•
边缘-驱动 (rising 边缘)
ext_int4 W4 V2 V2
ggg
IACKY1V1V1O中断 acknowledge 为 所有 起作用的 中断 serviced 用 这 cpu
INUM3V2R3R3
INUM2U4T1T1
O
起作用的 中断 identification 号码
•
有效的 在 IACK 为 所有 起作用的 中断 (不 just 外部)
INUM1V3T2T2
O
•
有效的 在 iack 为 所有 起作用的 中断 (不 just 外部)
•
En
编码顺序 follows 这 中断-维护fetch-packet ordering
INUM0 W2 T3 T3
•
encoding 顺序 跟随 这 interru t-维护 fetch- acket 订货
†
这 glw bga 包装 (’c6204 仅有的) 是 一个 subset 的 这 gls 包装 (’c6202/02b/03), 和 这 inner 行 的 核心 供应 电压 (cv
DD
) 和
地面 (v
SS
) 管脚 移除 (看 这 gls/glw bga 包装 bottom 视图).
‡
i = 输入, o = 输出, z = 高 阻抗, s = 供应 电压, 地 = 地面
§
为 这 ’c6202 gjl 包装 仅有的, 这 c11 管脚 是 地面 (v
SS
). 为 所有 其它 ’c62x gjl 包装, 这 c11 管脚 是 clkmode1.
¶
为 这 ’c6202 gls 和 ’c6204 glw 包装, 这 clkmode2 (a14) 和 clkmode1 (a9) 管脚 是 内部 unconnected.
#
pllv, pllg, 和 pllf 是 不 部分 的 外部 电压 供应 或者 地面. 看 这
时钟 pll
部分 为 信息 在 如何 至 连接 这些 管脚.
||
一个 = 相似物 信号 (pll 过滤)
为 emulation 和 正常的 运作, 拉 向上 emu1 和 emu0 和 一个 专心致志的 20-k
Ω
电阻. 为 boundary scan, 拉 向下 emu1 和 emu0
和 一个 专心致志的 20-k
Ω
电阻.
PRODUCt 预告(展)
: 点此下载
