YSS901
5
g
外形 的 功能
1.
时钟 信号
xtal, extal
和
PLLC
为 这 时钟 信号, 使用 这 结晶 连接 至 xtal extal 管脚 和 这个 这 时钟 信号 是 得到 用 这
自-振动 在 这 结晶 振动 电路, 或者 外部 信号 有提供的 通过 extal 管脚. 这 频率 的 这
时钟 得到 用 这 自-振动 是 2.822 mhz (或者 44.1 khz * 64). 这 内部的 运作 是 carried 输出 和 512
fs 时钟 那 是 制造 用 这 pll.
insert 一个 相似物 过滤 在 在 pllc 和 地 管脚.
2. 数据 输入/输出 信号
相似物/数字的 输入 选择 管脚:
DSEL2
这个 管脚 是 使用 至 选择 一个 类型 的 这 输入 信号. dsel2 = 0 选择 这 数字的 信号 输入, 或者 dsel2 = 1 选择
这 相似物 信号 输入.
2-1) 数字的 信号
数字的 信号 输入/输出 管脚:
din, bclk, syncn
和
DOUT
数字的 信号 应当 是 inputted 通过 din, bclk 和 syncn 管脚.
din 信号 (pcm 数据) 必须 是 在 同步的 和 bclk (位 时钟) 和 syncn (word clock) signals.
数字的 信号 是 outputted 从 dout 管脚.
输入/输出 format designation 管脚:
DSEL1
和
DSEL0
这些 管脚 是 使用 至 designate 一个 数据 format 为 dac. 这 settings 的 dsel1 和 dsel0 和 它们的 输出 formats
是 作 跟随.
dsel1 dsel0
dac 输出 format
00
48 fs 16 位 数据 lsb justified
01
48 fs 18 位 数据 lsb justified (位 1 和 0 是 “0”.)
10
48 fs 20 位 数据 lsb justified (位 3 通过 0 是 “0”.)
11
64 fs 16 位 数据 msb justified (延迟 用 一个 位)
为 这 详细信息 的 这 format, 谈及 至 “serial 数据 interface” explained 后来的 在 这个 文档.
2-2) 相似物 信号
相似物 输入/输出 管脚:
ail, ailout, ailret, lout, air, airout, airret
和
ROUT
相似物 信号 应当 是 inputted 通过 ail 和 空气 管脚. 这 信号 那 有 被 processed 用 这 立体的
dipole (sd) 是 outputted 从 lout 和 rout 管脚 各自. 增加 一个 相似物 过滤 电路, 一个 例子 的
这个 是 显示 后来的 在 这个 文档.
中心 电压 管脚
VREF
这个 管脚 输出 一个 涉及 电压 为 相似物 信号 处理. 连接 一个 适合的 电容 在 vref
和 地 管脚.
3. controlling 功能
3-1) 控制 方法 选择 管脚:
CTLSEL
这个 管脚 是 使用 为 选择 的 一个 控制 方法 作 描述 在下.
ctlsel = 0 : 选择 的 csel2, csel1 或者 csel0 用 意思 的 直流 转变 (h/l) 是 使能.
ctlsel = 1 : 选择 的 csn, si 或者 sck 通过 这 microcomputer 是 使能.
: 点此下载
