VITESSE
半导体 公司
进步 产品 信息
VSC7146
2.5gb/s, 20-位 transceiver
页 2
VITESSE
半导体 公司
741 calle plano, camarillo, ca 93012 • 805/388-3700 • 传真: 805/987-5896 8/28/00
g52162-0 rev. 2.7
函数的 描述
时钟 synthesizer
这 vsc7146 时钟 synthesizer multiplies 这 125mhz 涉及 频率 提供 在 这 ref 输入 用
20 至 达到 一个 波特 比率 时钟 在 2.5ghz. 这 时钟 synthesizer 包含 一个 全部地 大而单一的 pll 这个
需要 非 外部 组件. 一个 额外的 125mhz 时钟, tbc, 应当 是 提供 至 时钟 在 这 数据
总线. 自从 tbc 是 仅有的 使用 为 这 目的 的 clocking 数据 在, 它 是 不 必需的 至 有 这 一样 jitter
constraints 作 ref. ref 时钟 和 tbc 应当 preserve 确实 阶段 margins 和 是 的 这 一样 频率.
Serializer
这 vsc7146 accepts ttl 输入 数据 作 二 并行的 10-位 characters 在 这 t[0:19] 总线 这个 是 latched
在 这 输入 获得 在 这 rising 边缘 的 一个 125mhz 时钟 在 tbc. 这个 数据 将 是 serialized 和 transmitted 在
这 tx 差别的 输出 在 一个 波特 比率 的 20 时间 这 频率 的 这 tbc 输入, 和 位 t0 transmitted
第一. 用户 数据 应当 是 encoded 为 传递 使用 这 8b/10b 块 代号 描述 在 这 fibre 频道
规格, 或者 一个 相等的, 边缘 rich, 直流-保持平衡 code. 如果 ewrap 是 high, 这 传输者 将 是
无能 和 tx+ 高 和 tx- 低. 如果 ewrap 是 低, 这 传输者 输出 serialized 数据. 这
阶段 的 ref 时钟 和 tbc 能 是 完全同样的, 但是 那里 是 一个 阶段 relationship 在 这 二 输入 clocks
这个 必须 是 maintained.
传递 character 接口
在 fibre 频道, 一个 encoded 字节 是 10 位 和 是 涉及 至 作 一个 传递 character. 这 20-位
接口 在 这 vsc7146 corresponds 至 二 传递 characters. 这个 mapping 是 显示 在 图示 1.
图示 1: 传递 顺序 和 mapping 至 fibre 频道 character
时钟 恢复
这 vsc7146 accepts 差别的 高-速 串行 输入 在 这 rx+/rx- 管脚, (当 ewrap 是 low),
extracts 这 时钟 和 retimes 这 数据. 这 串行 位 stream 应当 是 encoded 所以 作 至 提供 直流 balance 和
限制 run 长度 用 一个 fibre 频道-兼容 8b/10b 传输者 或者 相等的. 这 vsc7146 时钟
恢复 电路系统 是 完全地 大而单一的 和 需要 非 外部 组件. 为 恰当的 运作, 这
波特 比率 的 这 数据 stream 至 是 recovered 应当 是 在里面 200ppm 的 twenty 时间 这 ref 频率. 这个
准许 oscillators 在 也 终止 的 这 link 至 是 125mhz +/- 100ppm.
并行的 数据 位 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
8b/10b 位 位置 j h g f i e d c b 一个 j h g f i e d c b 一个
有效的
“comma” 位置 1111100
第一 数据 位 transmitted
last 数据 位 transmitted
: 点此下载
