R
十一月 9, 1998 (版本 3.1) 7-19
xc3000 序列 地方 可编程序的 门 arrays
7
配置
initialization 阶段
一个 内部的 电源-在-重置 电路 是 triggered 当 电源
是 应用. 当 v
CC
reaches 这 电压 在 这个 portions
的 这 fpga 设备 begin 至 运作 (nominally 2.5 至 3 v),
这 可编程序的 i/o 输出 缓存区 是 3-陈述 和 一个
高-阻抗 拉-向上 电阻 是 提供 为 这 用户
i/o 管脚. 一个 时间-输出 延迟 是 initiated 至 准许 这 电源
供应 电压 至 stabilize. 在 这个 时间 这 电源-向下
模式 是 inhibited. 这 initialization 状态 时间-输出 (关于 11
至 33 ms) 是 决定 用 一个 14-位 计数器 驱动 用 一个
自-发生 内部的 计时器. 这个 名义上的 1-mhz 计时器 是
主题 至 变化 和 处理, 温度 和 电源
供应. 作 显示 在表格 1, five 配置 模式
choices 是 有 作 决定 用 这 输入 水平 的
三 模式 管脚; m0, m1 和 m2.
在 主控 配置 模式, 这 设备 变为 这
源 的 这 配置 时钟 (cclk). 这 beginning
的 配置 的 设备 使用 附带的 或者 从动装置
模式 必须 是 delayed 长 足够的 为 它们的 initialization
至 是 完成. 一个 fpga 和 模式 线条 selecting 一个
主控 配置 模式 extends 它的 initialization 状态
使用 四 时间 这 延迟 (43 至 130 ms) 至 使确信 那 所有
daisy-chained 从动装置 设备, 这个 它 将 是 驱动, 将
是 准备好 甚至 如果 这 主控 是 非常 快, 和 这 从动装置(s)
非常 慢.图示 20显示 这 状态 sequences. 在 这 终止
的 initialization, 这 设备 enters 这 clear 状态 在哪里 它
clears 这 配置 记忆. 这 起作用的 低,
打开-流 initialization 信号 init
indicates 当 这 ini-
tialization 和 clear states 是 完全. 这 fpga tests
为 这 absence 的 一个 外部 起作用的 低 重置
在之前 它
制造 一个 最终 样本 的 这 模式 线条 和 enters 这 con-
figuration 状态. 一个 外部 连线的-和 的 一个 或者 更多 init
管脚 能 是 使用 至 控制 配置 用 这 assertion 的
这 起作用的-低 重置
的 一个 主控 模式 设备 或者 至 sig-
nal 一个 处理器 那 这 fpgas 是 不 还 initialized.
如果 一个 配置 有 begun, 一个 re-assertion 的 重置
为 一个
最小 的 三 内部的 计时器 循环 将 是 公认的
和 这 fpga 将 initiate 一个 abort, returning 至 这 clear
状态 至 clear 这 partially 承载 配置 记忆
words. 这 fpga 将 然后 resample 重置
和 这 模式
线条 在之前 re-进去 这 配置 状态.
在 配置, 这 xc3000a, xc3000l, xc3100a,
和 xc3100l 设备 审查 这 位-stream format 为 停止
位 在 这 适合的 positions. 任何 错误 terminates 这
配置 和 pulls init 低.
表格 1: 配置 模式 choices
M0 M1 M2 CCLK 模式 数据
0 0 0 输出 主控 位 串行
0 0 1 输出 主控 字节 宽 地址. = 0000 向上
010
— 保留 —
0 1 1 输出 主控 字节 宽 地址. = ffff 向下
1 0 0 — 保留 —
1 0 1 输出 附带的 字节 宽
1 1 0 — 保留 —
1 1 1 输入 从动装置 位 串行
所有 用户 i/o 管脚 3-陈述 和 高 阻抗 拉-向上, hdc=高, ldc=low
Initialization
电源-在
时间 延迟
Clear
配置
记忆
测试
模式 管脚
配置
程序 模式
开始-向上
运算的
模式
电源 向下
非 hdc, ldc
或者 拉-向上
非
X3399
init 输出 = 低
clear 是
~ 200 循环 为 这 xc3020a—130 至 400
µ
s
~ 250 循环 为 这 xc3030a—165 至 500
µ
s
~ 290 循环 为 这 xc3042a—195 至 580
µ
s
~ 330 循环 为 这 xc3064a—220 至 660
µ
s
~ 375 循环 为 这 xc3090a—250 至 750
µ
s
重置
起作用的
PWRDWN
Inactive
PWRDWN
起作用的
起作用的 重置
运作 在
用户 逻辑
低 在 完毕/程序 和 重置
起作用的 重置
电源-在 延迟 是
2
14
循环 为 非-主控 mode—11 至 33 ms
2
16
循环 为 主控 mode—43 至 130 ms
图示 20: 一个 状态 图解 的 这 配置 处理 为 电源-向上 和 reprogram.
: 点此下载
