spartan 和 spartan-xl families 地方 可编程序的 门 arrays
ds060 (v1.6) 九月 19, 2001
www.xilinx.com
7
产品 规格
1-800-255-7778
R
这 寄存器 选择 是 制造 用 放置 这 适合的
库 标识. 为 例子, ifd 是 这 基本 输入 flip-flop
(rising 边缘 triggered), 和 ild 是 这 基本 输入 获得
(transparent-高). 变化 和 inverted clocks 是 也
有. 这 时钟 信号 反相器 是 也 显示 在图示 5
在 这 ck 线条.
这 spartan iob 数据 输入 path 有 一个 一个-tap 延迟 ele-
ment: 也 这 延迟 是 inserted (default), 或者 它 是 不. 这
spartan-xl iob 数据 输入 path 有 一个 二-tap 延迟 ele-
ment, 和 choices 的 一个 全部 延迟, 一个 partial 延迟, 或者 非 延迟.
这 增加 延迟 guarantees 一个 零 支撑 时间 和 遵守
至 clocks routed 通过 这 global 时钟 缓存区. (看
glo-
bal nets 和 缓存区
, 页 12为 一个 描述 的 这 glo-
bal 时钟 缓存区 在 这 spartan/xl families.) 为 一个 shorter
输入 寄存器 建制 时间, 和 积极的 支撑-时间, 连结 一个
nodelay attribute 或者 所有物 至 这 flip-flop.这 输出 的
这 输入 寄存器 变得 至 这 routing 途径 (通过 i1 和 i2
在图示 6). 这 i1 和 i2 信号 那 exit 这 iob 能 各自
carry 也 这 直接 或者 注册 输入 信号.
这 5v spartan 输入 缓存区 能 是 globally 配置 为
也 ttl (1.2v) 或者 cmos (vcc/2) 门槛, 使用 一个
选项 在 这 bitstream 一代 软件. 这 spartan
输出 水平 是 也 configurable; 这 二 global 调整-
ments 的 输入 门槛 和 输出 水平的 是 独立.
这 输入 的 spartan 设备 能 是 驱动 用 这 输出
的 任何 3.3v 设备, 如果 这 spartan 输入 是 在 ttl 模式.
输入 和 输出 门槛 是 ttl 在 所有 配置
管脚 直到 这 配置 有 被 承载 在 这 设备
和 specifies 如何 它们 是 至 是 使用. spartan-xl 输入
是 ttl 兼容 和 3.3v cmos 兼容.
supported 来源 为 spartan/xl 设备 输入 是 显示
在Table 4 .
spartan-xl i/os 是 全部地 5v tolerant 甚至 though 这 v
CC
是
3.3v. 这个 准许 5v 信号 至 直接地 连接 至 这 spar-
tan-xl 输入 没有 损坏, 作 显示 在Tabl e 4. 在 addi-
tion, 这 3.3v v
CC
能 是 应用 在之前 或者 之后 5v 信号
是 应用 至 这 i/os. 这个 制造 这 spartan-xl 设备
不受影响 至 电源 供应 sequencing 问题.
图示 6:
simplified spartan/xl iob 块 图解
多路调制器 控制
用 配置 程序
T
O
OK
Q
GTS
D
CK
EC
I1
I2
IK
EC
QD
CK
EC
延迟
包装
垫子
可编程序的
拉-向上/
拉-向下
网络
输出 驱动器
可编程序的 回转 比率
可编程序的 ttl/cmos 驱动
(spartan 仅有的)
输入 缓存区
ds060_06_041901
: 点此下载
