spartan 和 spartan-xl families 地方 可编程序的 门 arrays
ds060 (v1.6) 九月 19, 2001
www.xilinx.com
13
产品 规格
1-800-255-7778
R
这 四 primary global 缓存区 提供 这 shor测试 延迟 和
negligible skew. 四 secondary global 缓存区 有
slightly 变长 延迟 和 slightly 更多 skew 预定的 至 poten-
tially 重的 加载, 但是 提供 更好 flexibility 当 使用
至 驱动 非-时钟 clb 输入. 这 第八 global 低-skew
缓存区 在 这 spartan-xl 设备 联合的 short 延迟, neg-
ligible skew, 和 flexibility.
这 primary global 缓存区 必须 是 驱动 用 这 semi-ded-
icated 焊盘 (pgck1-4). 这 secondary global 缓存区 能
是 sourced 用 也 semi-专心致志的 焊盘 (sgck1-4) 或者
内部的 nets. 各自 corner 的 这 设备 有 一个 primary
缓存区 和 一个 secondary 缓存区. 这 spartan-xl 家族
有 第八 global 低-skew 缓存区, 二 在 各自 corner. 所有
能 是 sourced 用 也 semi-专心致志的 焊盘 (gck1-8) 或者
内部的 nets.
使用 这 库 标识 called bufg 结果 在 这 软件
choosing 这 适合的 时钟 缓存区, 为基础 在 这 定时
(所需的)东西 的 这 设计. 一个 global 缓存区 应当 是 规格-
ified 为 所有 定时-敏感的 global 信号 分发. 至 使用
一个 global 缓存区, 放置 一个 bufgp (primary 缓存区), bufgs
(secondary 缓存区), bufgls (spartan-xl global 低-skew
缓存区), 或者 bufg (任何 缓存区 类型) 元素 在 一个 图式 或者
在 hdl 代号.
先进的 特性 描述
distributed 内存
optional 模式 为 各自 clb 准许 这 函数 发生器
(f-lut 和 g-lut) 至 是 使用 作 随机的 进入 记忆
(内存).
读 和 写 行动 是 significantly faster 为 这个
在-碎片 内存 比 为 止-碎片 implementations. 这个 速
有利因素 是 预定的 至 这 相当地 short 信号 传播
延迟 在里面 这 fpga.
记忆 配置 overview
那里 是 二 有 记忆 配置 模式: sin-
gle-port 内存 和 双-端口 内存. 为 两个都 这些 模式,
写 行动 是 同步的 (边缘-triggered), 当
读 行动 是 异步的. 在 这 单独的-端口 模式,
一个 单独的 clb 能 是 配置 作 也 一个 16 x 1, (16 x 1)
x 2, 或者 32 x 1 内存 排列. 在 这 双-port 模式, 一个 单独的
clb 能 是 配置 仅有的 作 一个 16 x 1 内存 排列. 这
不同的 clb 记忆 配置 是 summarized 在
Table 8 . 任何 的 这些 possibilities 能 是 individually pro-
grammed 在 一个 spartan/xl clb.
图示 11:
5v spartan 家族 global 网 分发
X4 X4
ds060_11_080400
X4
4
一个 bufgp
每 global 线条
一个 bufgp
每 global 线条
任何 bufgs 任何 bufgs
BUFGP
PGCK4
SGCK4
PGCK3
SGCK3
BUFGS
BUFGP
BUFGS
IOB
IOB
IOBIOBIOBIOB
IOBIOBIOB
IOB
IOB
BUFGS
BUFGS
BUFGP
BUFGP
SGCK1
PGCK1
SGCK2
PGCK2
IOB
X4
locals
localslocals
locals
locals
locals
locals
locals
locals
locals
locals
locals
4
4
4
CLB
CLB
locals locals
CLB
CLB
locals
locals
Table 8:
clb 记忆 配置
模式 16 x 1 (16 x 1) x 2 32 x 1
单独的-端口
√√ √
双-端口
√− −
: 点此下载
