spartan 和 spartan-xl families 地方 可编程序的 门 arrays
16
www.xilinx.com
ds060 (v1.6) 九月 19, 2001
1-800-255-7778
产品 规格
R
clb 信号 从 这个 它们 是 originally 获得 是
显示 在Ta bl e 1 0 .
这 ram16x1d primitive 使用 至 instantiate 这 双-端口
内存 组成 的 一个 upper 和 一个 更小的 16 x 1 memory 排列.
这 地址 端口 labeled a[3:0] 供应 两个都 这 读 和
写 地址 为 这 更小的 记忆 排列, 这个 behaves
这 一样 作 这 16 x 1 单独的-port 内存 排列 描述
先前. 单独的 端口 输出 (spo) serves 作 这 数据 输出
为 这 更小的 记忆. 因此, spo reflects 这 数据 在
地址 a[3:0].
这 其它 地址 port, labeled dpra[3:0] 为 双 端口
读 地址, 供应 这 读 地址 为 这 upper
记忆. 这 写 地址 为 这个 记忆, 不管怎样,
comes 从 这 地址 a[3:0]. 双 端口 输出 (dpo) serves
作 这 数据 输出 为 这 upper 记忆. 因此, dpo
reflects 这 数据 在 地址 dpra[3:0].
用 使用 a[3:0] 为 这 写 地址 和 dpra[3:0] 为 这
读 地址, 和 读 仅有的 这 dpo 输出, 一个 先进先出 那
能 读 和 写 同时发生地 是 容易地 发生. 这
同时发生的 读/写 能力 可能 和 这
双-端口 内存 能 提供 两次 这 有效的 数据 通过-
放 的 一个 单独的-端口 内存 alternating 读 和 写 opera-
tions.
这 定时 relationships 为 这 双-端口 内存 模式 是
显示 在图示 13.
便条 那 写 行动 至 内存 是 同步的
(边缘-triggered); 不管怎样, 数据 进入 是 异步的.
initializing 内存 在 fpga 配置
两个都 内存 和 只读存储器 implementations 在 这 spartan/xl
families 是 initialized 在 设备 配置. 这 最初的
内容 是 定义 通过 一个 init attribute 或者 恰当的ty
连结 至 这 内存 或者 只读存储器 标识, 作 描述 在 这
图式 库 手册. 如果 不 定义, 所有 内存 内容 是
initialized 至 zeros, 用 default.
内存 initialization occurs 仅有的 在 设备 配置.
这 内存 内容 是 不 影响 用 gsr.
更多 信息 在 使用 内存 inside clbs
三 应用 注释 是 有 从 xilinx 那 dis-
cuss 同步的 (边缘-triggered) 内存:
"xilinx 边缘-trig-
gered 和 双-port 内存 能力," "implementing fifos
在 xilinx 内存,"
和
"同步的 和 异步的 先进先出
设计."
所有 三 应用 注释 应用 至 两个都 这 spar-
tan 和 这 spartan-xl families.
快 carry 逻辑
各自 clb f-lut 和 g-lut 包含 专心致志的 arithmetic
逻辑 为 这 快 一代 的 carry 和 borrow 信号.
这个 extra 输出 是 passed 在 至 这 函数 发生器 在
这 调整 clb. 这 carry chain 是 独立 的 正常的
routing resources. (看图示 15.)
专心致志的 快 carry 逻辑 非常 增加 这 效率
和 效能 的 adders, subtractors, accumulators,
comparators 和 counters. 它 也 opens 这 door 至 许多
新 产品 involving arithmetic 运作, 在哪里 这
previous generations 的 fpgas 是 不 快 足够的 或者 too
inefficient. 高-速 地址 补偿 calculations 在 微观的-
处理器 或者 graphics 系统, 和 高-速 增加 在
数字的 信号 处理 是 二 典型 产品.
这 二 4-输入 函数 发生器 能 是 配置 作 一个
2-位 adder 和 建造-在 hidden carry 那 能 是 expanded
至 任何 长度. 这个 专心致志的 carry 电路系统 是 所以 快 和
效率高的 那 常规的 速-向上 方法 像 carry gen-
erate/propagate 是 meaningless 甚至 在 这 16-位 水平的,
和 的 marginal 益处 在 这 32-位 水平的. 这个 快 carry
逻辑 是 一个 的 这 更多 重大的 特性 的 这 spartan
表格 10:
双-端口 内存 信号
内存 信号 函数 clb 信号
ddata indin
a[3:0] 读 地址 为
单独的-端口.
写 地址 为
单独的-端口 和
双-端口.
f[4:1]
dpra[3:0] 读 地址 为
双-port
g[4:1]
我们 写 使能 SR
WCLK 时钟 K
spo 单独的 端口 输出
(addressed 用 a[3:0])
F
输出
DPO 双 端口 输出
(addressed 用
dpra[3:0])
G
输出
图示 15:
有 spartan/xl carry 传播
Paths
CLB CLB CLB CLB
CLB CLB CLB CLB
CLB CLB CLB CLB
CLB CLB CLB CLB
ds060_15_081100
: 点此下载
