AD652
rev. b
–4–
订货 手册
增益
逐渐变化 指定
部分 ppm/
C 1 mhz 温度 包装
号码
1
100 khz 线性 % 范围
C 选项
2
AD652JP 50 最大值 0.02 最大值 0 至 +70 plcc (p-20a)
AD652KP 25 最大值 0.005 最大值 0 至 +70 plcc (p-20a)
AD652AQ 50 最大值 0.02 最大值 –40 至 +85 cerdip (q-16)
AD652BQ 25 最大值 0.005 最大值 –40 至 +85 cerdip (q-16)
AD652SQ 50 最大值 0.02 最大值 –55 至 +125 cerdip (q-16)
注释
1
为 详细信息 在 等级 和 包装 offerings screened 在 一致 和 mil-
标准-883, 谈及 至 这 相似物 设备 军队 产品 数据手册 或者 电流
ad652/883 数据 薄板.
2
P
=
塑料 含铅的 碎片 运输车; q = cerdip.
管脚 配置
管脚 q-16 包装 p-20a 包装
1+V
S
NC
2 修整 +V
S
3 修整 NC
4 运算 放大 输出 运算 放大 输出
5 运算 放大 “—” 运算 放大 “—”
6 运算 放大 “+” 运算 放大 “+”
7 10 volt 输入 5 volt 输入
8–V
S
10 volt 输入
9C
OS
8 volt 输入
10 时钟 输入 optional 10 v 输入
11 freq 输出 –V
S
12 数字的 地 C
OS
13 相似物 地 时钟 输入
14 竞赛 “—” freq 输出
15 竞赛 “+“ 数字的 地面
16 竞赛 ref 相似物 地
17 竞赛 “—”
18 竞赛 “+”
19 NC
20 竞赛 ref
theory 的 运作
一个 同步的 vfc 是 类似的 至 其它 电压-至-频率
转换器 在 那 一个 积分器 是 使用 至 执行 一个 承担-
balance 的 这 输入 信号 和 一个 内部的 涉及 电流.
不管怎样, 相当 比 使用 一个 一个-shot 作 这 primary 定时
元素 这个 需要 一个 高 质量 和 低 逐渐变化 电容,
一个 同步的 电压-至-频率 转换器 (svfc) 使用 一个
外部 时钟; 这个 准许 这 设计者 至 决定 这 系统
稳固 和 逐渐变化 为基础 在之上 这 外部 时钟 选择. 一个 crys-
tal 振荡器 将 也 是 使用 如果 desired.
这 svfc architecture 提供 其它 系统 有利因素 besides
低 逐渐变化. 如果 这 输出 频率 是 量过的 用 counting
脉冲 gated 至 一个 信号 这个 是 获得 从 这 时钟, 这
时钟 稳固 是unimportant 和 这 设备 simply 执行 作 一个
voltage controlled 频率 分隔物, producing 一个 高 决议
一个/d. 如果 一个 大 号码 的 输入 必须 是 监控 simulta-
neously 在 一个 系统, 这 控制 定时 relationship 在
这 频率 输出 脉冲 和 这 用户 有提供的 时钟 非常
使简化 这个 信号 acquisition. 也, 如果 这 时钟 信号 是 pro-
vided 用 一个 vfc, 然后 这 输出 频率 的 这 svfc 将 是
均衡的 至 这 产品 的 这 二 输入 电压.
hence, multiplication 和 一个-至-d 转换 在 二 信号 是
执行 同时发生地.
图示 1a. cerdip 管脚 配置
这 pinouts 的 这 ad652 svfc 是 显示 在 图示 1. 一个
块 图解 的 这 设备 配置 作 一个 svfc, along 和
各种各样的 系统 波形, 是 显示 在 图示 2.
图示 1b. plcc 管脚 配置
图示 2 显示 这 典型 向上-和-向下 ramp 积分器 输出
的 一个 承担-balance vfc. 一个fter 这 积分器 输出有 crossed
这 比较器 门槛 和 这 输出 的 这 和 门 有
gone 高, nothing 发生 直到 一个 负的 边缘 的 这 时钟
comes along 至 转移 这 信息 至 这 输出 的 这
d-flop. 在 这个 要点, 这 时钟 水平的 是 低, 所以 这 获得 做
不 改变 状态. 当 这 时钟 returns 高, 这 获得 输出
变得 高 和 驱动 这 转变 至 重置 这 积分器. 在 这
一样 时间 这 获得 驱动 这 和 门 至 一个 低 输出 状态.
在 这 非常 next 负的 边缘 的 这 时钟 这 低 输出 状态
的 这 和 门 是 transferred 至 这 输出 的 这 d-flop
和 然后 当 这 时钟 returns 高, 这 获得 输出 变得 低
和 驱动 这 转变 后面的 在 这 合并 模式. 在这 一样
时间 这 获得 驱动 这 和 门 至 一个 模式 在哪里 它 will 真实-
全部地 接转 这 信息 提交 至 它 用 这 比较器.
自从 这 重置 脉冲 应用 至 这 积分器 是 exactly 一个
时钟 时期 长, 这 仅有的 放置 在哪里 逐渐变化 能 出现 是 在 一个
变化 的 这 对称 的 这 切换 速 和 tempera-
ture. 自从各自 重置 脉冲波 是 完全同样的 至 每 其它, 这 ad652
svfc 生产 一个 非常 直线的 电压 至 频率 转移 rela-
tion. 也, 自从 所有 的 这 重置 脉冲 是 gated 用 这 时钟,
: 点此下载
