rev. 0
adsp-2187l
–10–
字节 记忆
这 字节 记忆 空间 是 一个 双向的, 8-位-宽, 外部
记忆 空间 使用 至 store programs 和 数据. 字节 记忆 是
accessed 使用 这 bdma 特性. 这 bdma 控制 寄存器 是
显示 在 图示 7. 这字节 记忆 空间 组成 的 256 页,
各自 的 这个 是 16k
×
8.
这 字节 记忆 空间 在 这 adsp-2187l 支持 读 和
写 行动 作 好 作 四 不同的 数据 formats. 这 字节
记忆 使用 数据 位 15:8 为 数据. 这 字节 记忆 使用
数据 位 23:16 和 地址 位 13:0 至 create 一个 22-位 地址.
这个 准许 向上 至 一个 4 meg
×
8 (32 megabit) 只读存储器 或者 内存 至 是
使用 没有 glue 逻辑. 所有 字节 记忆 accesses 是 安排时间 用
这 bmwait 寄存器.
字节 记忆 dma (bdma, 全部 记忆 模式)
这 字节 记忆 dma 控制 准许 加载 和 storing 的
程序 说明 和 数据 使用 这 字节 记忆 空间.
这 bdma 电路 是 能 至 进入 这 字节 记忆 空间
当 这 处理器 是 运行 正常情况下, 和 steals 仅有的 一个
dsp 循环 每 8-, 16- 或者 24-位 文字 transferred.
bdma 控制
BMPAGE BDMA
OVERLAY
位
BTYPE
BDIR
0 = 加载 从 bm
1 = store 至 bm
BCR
0 = run 在 bdma
1 = halt 在 bdma
0000000000001000
1514131211109876543210
dm (0
3fe3)
图示 7. bdma 控制 寄存器
这 bdma 电路 支持 四 不同的 数据 formats 那 是
选择 用 这 btype 寄存器 地方. 这 适合的 号码
的 8-位 accesses 是 完毕 从 这 字节 记忆 空间 至 build
这 文字 大小 选择. 表格 vi 显示 这 数据 formats sup-
ported 用 这 bdma 电路.
表格 vi. 数据 formats
内部的
BTYPE 记忆 空间 文字 大小 排成直线
00 程序 记忆 24 全部 文字
01 数据 记忆 16 全部 文字
10 数据 记忆 8 MSBs
11 数据 记忆 8 LSBs
unused 位 在 这 8-位 数据 记忆 formats 是 filled 和 0s.
这 biad 寄存器 地方 是 使用 至 具体说明 这 开始 地址
为 这 在-碎片 记忆 involved 和 这 转移. 这 14-位
bead 寄存器 specifies 这 开始 地址 为 这 外部
字节 记忆 空间. 这 8-位 bmpage 寄存器 specifies 这
开始 页 为 这 外部 字节 记忆 空间. 这 bdir
寄存器 地方 选择 这 方向 的 这 转移. 最终 这 14-
位 bwcount 寄存器 specifies 这 号码 的 dsp words 至
转移 和 initiates 这 bdma 电路 transfers.
i/o 空间 (全部 记忆 模式)
这 adsp-2187l 支持 一个 额外的 外部 记忆
空间 called i/o 空间. 这个 空间 是 设计 至 支持 简单的
连接 至 peripherals (此类 作 数据 转换器 和 外部
寄存器) 或者 至 总线 接口 asic 数据 寄存器. i/o 空间 sup-
端口 2048 locations 的 16-位 宽 数据. 这 更小的 eleven 位
的 这 外部 地址 总线 是 使用; 这 upper 三 位 是 un-
定义. 二 说明 是 增加 至 这 核心 adsp-2100
家族 操作指南 设置 至 读 从 和 写 至 i/o 记忆
空间. 这 i/o 空间 也 有 四 专心致志的 3-位 wait 状态
寄存器, iowait0-3, 那 具体说明 向上 至 七 wait states 至 是
automatically 发生 为 各自 的 四 regions. 这 wait states
act 在 地址 范围 作 显示 在 表格 v.
表格 v. wait states
地址 范围 wait 状态 寄存器
0x000–0x1FF IOWAIT0
0x200–0x3FF IOWAIT1
0x400–0x5FF IOWAIT2
0x600–0x7FF IOWAIT3
composite 记忆 选择 (
CMS
)
这 adsp-2187l 有 一个 可编程序的 记忆 选择 信号
那 是 有用的 为 generating 记忆 选择 信号 为 memories
编排 至 更多 比 一个 空间. 这
CMS
信号 是 发生
至 有 这 一样 定时 作 各自 的 这 单独的 记忆 选择
信号 (
PMS
,
DMS
,
BMS
,
IOMS
) 但是 能 联合的 它们的
符合实际.
各自 位 在 这 cmssel 寄存器, 当 设置, 导致 这
CMS
信号 至 是 asserted 当 这 选择 记忆 选择 是 作-
serted. 为 例子, 至 使用 一个 32k 文字 记忆 至 act 作 两个都
程序 和 数据 记忆, 设置 这
PMS
和
DMS
位 在 这
cmssel 寄存器 和 使用 这
CMS
管脚 至 驱动 这 碎片 选择
的 这记忆; 使用 也
DMS
或者
PMS
作 这 额外的
地址 位.
这
CMS
管脚 功能 像 这 其它 记忆 选择 信号,
和 这 一样 定时 和 总线 要求 逻辑. 一个 1 在 这 使能 位
导致 这 assertion 的 这
CMS
信号 在 这 一样 时间 作 这
选择 记忆 选择 信号. 所有 使能 位 default 至 1 在 re-
设置, 除了 这
BMS
位.
激励 记忆 选择 (
BMS
) 使不能运转
这 adsp-2187l 也 lets 你 激励 这 处理器 从 一个 ex-
ternal 记忆 空间 当 使用 一个 不同的 外部 记忆
空间 为 bdma transfers 在 正常的 运作. 你 能
使用 这
CMS
至 选择 这 第一 外部 记忆 空间 为
bdma transfers 和
BMS
至 选择 这 第二 外部
记忆 空间 为 booting. 这
BMS
信号 能 是 无能 用
设置 位 3 的 这 系统 控制 寄存器 至 1. 这 系统
控制 寄存器 是 illustrated 在 图示 6.
00 0 0 01 00 00 0 00 1 1 1
15 14 13 12 11 10
987654321 0
dm (0
3fff)
系统 控制 寄存器
sport0 使能
1 = 使能, 0 = 无能
sport1 使能
1 = 使能, 0 = 无能
sport1 配置
1 = 串行 端口
0 = f1, fo,
IRQ0
,
IRQ1
, sclk
PWAIT
程序 记忆
wait states
BMS
使能
0 = 使能, 1 = 无能
图示 6. 系统 控制 寄存器
: 点此下载
