HMP8117CN_集成电路资料查询网

9
为 gamma = 2.2:
为 r
′
B
′
< 0.0812*31, g
′
< 0.0812*63
r = (31)((r
′
/31)/4.5)
g = (63)((g
′
/63)/4.5)
b = (31)((b
′
/31)/4.5)
为 r
′
B
′
>= 0.0812*31, g
′
>= 0.0812*63
r = (31)(((r
′
/31) + 0.099)/1.099)
2.2
g = (63)(((g
′
/63) + 0.099)/1.099)
2.2
b = (31)(((b
′
/31) + 0.099)/1.099)
2.2
为 gamma = 2.8:
r = (31)(r
′
/31)
2.8
g = (63)(g
′
/63)
2.8
b = (31)(b
′
/31)
2.8
建造-在 video 一代
这 解码器 能 是 配置 至 输出 一个 全部-screen 的 建造-在
蓝, 黑色 或者 75% 颜色 柱状 patterns. 这 类型 的 模式
发生 是 决定 用 位 2-1 的 这 输出 format
寄存器 02
H
. 当 建造-在 video 一代 是 不 desired, 这
位 需要 至 是 设置 为 正常的 运作 至 通过 解码 video.
如果 这 解码器 是 目前 锁 至 一个 video 源 在 这
输入, 这 输出 数据 定时 将 是 为基础 在 这 输入 video
源. 如果 一个 输入 video 源 是 不 发现, 内部-
发生 输出 数据 定时 将 是 使用. 这 下列的
表格 lists 这 数据 代号 输出 为 各自 建造-在 video
模式 在 ycbcr format.
pixel 端口 定时
这 这 定时 和 format 的 这 输出 数据 和 控制
信号 是 提交 在 这 下列的 sections. 谈及 至 这
部分 “cycle slipping 和 real-时间 pixel
jitter” 为 pll 和 接口 仔细考虑.
hsync 和 vsync 定时
这 HSYNC 和 VSYNC 输出 定时 是 VMI v1.4 兼容.
计算数量 3-6 illustrate 这 video 定时. 这 leading 边缘 的
hsync 是 同步的 至 这 video 输入 信号 和 有 一个
fixed latency 预定的 至 内部的 pipeline 处理. 这 脉冲波
宽度 的 这
hsync 是 定义 用 这 终止 hsync 寄存器
36
H
, 在哪里 这 trailing 边缘 的 hsync 有 一个 可编程序的
延迟 的 0-510 clk2 循环 从 这 leading 边缘.
这 leading 边缘 的
VSYNC 是 asserted 大概 half 方法
通过 这 第一 serration 脉冲波 的 各自 地方. 一个 accumulator 是
使用 至 发现 一个 低-时间 时期 在里面 这 serration 脉冲波.
自从 这 leading 边缘 的
vsync 是 发现, 它 应当 不 是
使用 为 定时 和 遵守 至
hsync 或者 blank.
这 trailing 边缘 的 vsync 实现 这 vmi handshake
和
hsync 在 顺序 至 决定 地方 信息 没有
使用 这 地方 管脚. 为 一个 odd 地方, 这 trailing 边缘 的
vsync 是 5
±
1 clk2 循环 之后 这 trailing 边缘 的 这
hsync 那 跟随 这 last equalization 脉冲波. 谈及 至
计算数量 3 和 5. 为 一个 甚至 地方, 这 trailing 边缘 的
VSYNC
是 5
±
1 CLK2 循环 之后 这 leading 边缘 的 这 HSYNC 那
跟随 这 last equalization 脉冲波. 谈及 至 计算数量 4 和 6.
地方 定时
当 ﬁeld 信息 能 是 决定 从 这 输入
video 源, 这 地方 输出 管脚 reﬂects 这 video 源
ﬁeld 状态. 当 ﬁeld 信息 不能 是 决定
从 这 输入 video 源, 这 地方 输出 管脚 可改变的
它的 状态 在 这 beginning 的 各自 ﬁeld. 地方 改变 状态
5
±
1 clk2 循环 在之前 这 leading 边缘 的 vsync.
表格 2. 建造-在 video 模式 数据 代号
模式: 颜色 Y Cb Cr
75% 颜色 柱状: 白
黄
Cyan
绿色
Magenta
Red
蓝
黑色
B4
H
A2
H
83
H
70
H
54
H
41
H
23
H
10
H
80
H
2C
H
9C
H
48
H
B8
H
64
H
D4
H
80
H
80
H
8E
H
2C
H
3A
H
C6
H
D4
H
72
H
80
H
蓝 screen: 蓝 4B
H
D9
H
88
H
黑色 screen: 黑色 10
H
80
H
80
H
VIDEO
VSYNC
地方
‘even’ 地方
图示 3. ntsc(m) 和 pal(m) odd 地方 定时
‘odd’ 地方
HSYNC
输入
523
5245251234567522521
12345678910525524
pal(m) line#
ntsc(m) line#
HMP8117

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

9 为 gamma = 2.2: 为 r ′ B ′ < 0.081231, g ′ < 0.081263 r = (31)((r ′ /31)/4.5) g = (63)((g ′ /63)/4.5) b = (31)((b ′ /31)/4.5) 为 r ′ B ′ >= 0.081231, g ′ >= 0.081263 r = (31)(((r ′ /31) + 0.099)/1.099) 2.2 g = (63)(((g ′ /63) + 0.099)/1.099) 2.2 b = (31)(((b ′ /31) + 0.099)/1.099) 2.2 为 gamma = 2.8: r = (31)(r ′ /31) 2.8 g = (63)(g ′ /63) 2.8 b = (31)(b ′ /31) 2.8 建造-在 video 一代这解码器能是配置至输出一个全部-screen 的建造-在蓝, 黑色或者 75% 颜色柱状 patterns. 这类型的模式发生是决定用位 2-1 的这输出 format 寄存器 02 H . 当建造-在 video 一代是不 desired, 这位需要至是设置为正常的运作至通过解码 video. 如果这解码器是目前锁至一个 video 源在这输入, 这输出数据定时将是为基础在这输入 video 源. 如果一个输入 video 源是不发现, 内部- 发生输出数据定时将是使用. 这下列的表格 lists 这数据代号输出为各自建造-在 video 模式在 ycbcr format. pixel 端口定时这这定时和 format 的这输出数据和控制信号是提交在这下列的 sections. 谈及至这部分 “cycle slipping 和 real-时间 pixel jitter” 为 pll 和接口仔细考虑. hsync 和 vsync 定时这 HSYNC 和 VSYNC 输出定时是 VMI v1.4 兼容. 计算数量 3-6 illustrate 这 video 定时. 这 leading 边缘的 hsync 是同步的至这 video 输入信号和有一个 fixed latency 预定的至内部的 pipeline 处理. 这脉冲波宽度的这 hsync 是定义用这终止 hsync 寄存器 36 H , 在哪里这 trailing 边缘的 hsync 有一个可编程序的延迟的 0-510 clk2 循环从这 leading 边缘. 这 leading 边缘的 VSYNC 是 asserted 大概 half 方法通过这第一 serration 脉冲波的各自地方. 一个 accumulator 是使用至发现一个低-时间时期在里面这 serration 脉冲波. 自从这 leading 边缘的 vsync 是发现, 它应当不是使用为定时和遵守至 hsync 或者 blank. 这 trailing 边缘的 vsync 实现这 vmi handshake 和 hsync 在顺序至决定地方信息没有使用这地方管脚. 为一个 odd 地方, 这 trailing 边缘的 vsync 是 5 ± 1 clk2 循环之后这 trailing 边缘的这 hsync 那跟随这 last equalization 脉冲波. 谈及至计算数量 3 和 5. 为一个甚至地方, 这 trailing 边缘的 VSYNC 是 5 ± 1 CLK2 循环之后这 leading 边缘的这 HSYNC 那跟随这 last equalization 脉冲波. 谈及至计算数量 4 和 6. 地方定时当 ﬁeld 信息能是决定从这输入 video 源, 这地方输出管脚 reﬂects 这 video 源 ﬁeld 状态. 当 ﬁeld 信息不能是决定从这输入 video 源, 这地方输出管脚可改变的它的状态在这 beginning 的各自 ﬁeld. 地方改变状态 5 ± 1 clk2 循环在之前这 leading 边缘的 vsync. 表格 2. 建造-在 video 模式数据代号模式: 颜色 Y Cb Cr 75% 颜色柱状: 白黄 Cyan 绿色 Magenta Red 蓝黑色 B4 H A2 H 83 H 70 H 54 H 41 H 23 H 10 H 80 H 2C H 9C H 48 H B8 H 64 H D4 H 80 H 80 H 8E H 2C H 3A H C6 H D4 H 72 H 80 H 蓝 screen: 蓝 4B H D9 H 88 H 黑色 screen: 黑色 10 H 80 H 80 H VIDEO VSYNC 地方 ‘even’ 地方图示 3. ntsc(m) 和 pal(m) odd 地方定时 ‘odd’ 地方 HSYNC 输入 523 5245251234567522521 12345678910525524 pal(m) line# ntsc(m) line# HMP8117

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com