3
整体的
电路
系统, 公司
ICS952606
0717f—06/10/05
管脚 描述 (持续)
管脚 # 管脚 名字 管脚 类型 描述
30 3v66_0 输出 3.3v 66.66mhz 时钟 输出
put
25 3v66_3/vch 输出 3.3v 66.66mhz 时钟 输出
put / 48mhz vch 时钟 输出put.
26 3v66_2 输出 3.3v 66.66mhz 时钟 输出
put
27 VDD3V66 PWR 电源
p在 为 这 3.3v 66mhz clocks.
28 地 PWR 地面
p在.
29 3v66_1 输出 3.3v 66.66mhz 时钟 输出
put
30 3v66_0 输出 3.3v 66.66mhz 时钟 输出
put
31 SCLK 在 时钟
p在 的 smbus circuitry, 5v tolerant.
32 SDATA i/o 数据
p在 为 smbus circuitry, 5v tolerant.
33 vtt_pwrgd# 在
这个 3.3v lvttl 输入 是 一个 水平的敏感的 strobe 使用 至 决定
当 获得 输入 是 有效的 和 是 准备好 至 是 抽样. 这个 是 一个
起作用的 低 在
put.
34 VDD PWR 电源 su
pply, 名义上的 3.3v
35 SRCCLKC 输出
complement 时钟 的 差别的 一双 为 s-ata 支持.
+/- 300
ppm accuracyrequired.
36 SRCCLKT 输出
真实 时钟 的 差别的 一双 为 s-ata 支持.
+/- 300
ppm accuracyrequired.
37 地 PWR 地面p在.
38 CPUCLKC0 输出
complementary 时钟 的 差别的 一双 cpu 输出. 这些 是
电流 模式 输出. 外部 resistors 是 必需的 为 电压 偏差.
39 CPUCLKT0 输出
真实 时钟 的 差别的 一双 cpu输出. 这些 是 电流 模式
输出
puts. 外部 电阻器 是 required 为 voltage 偏差.
40 VDDCPU PWR Supply为 cpu clocks, 3.3v 名义上的
41 CPUCLKC1 输出
complementary 时钟 的 差别的 一双 cpu 输出. 这些 是
电流 模式 输出. 外部 resistors 是 必需的 为 电压 偏差.
42 CPUCLKT1 输出
真实 时钟 的 差别的 一双 cpu输出. 这些 是 电流 模式
输出
puts. 外部 电阻器 是 required 为 voltage 偏差.
43 地 PWR 地面p在.
44 cpuclkc_itp 输出
complementary 时钟 的 差别的 一双 cpu 输出. 这些 是
电流 模式 输出. 外部 resistors 是 必需的 为 电压 偏差.
45 cpuclkt_itp 输出
真实 时钟 的 差别的 一双 cpu输出. 这些 是 电流 模式
输出
puts. 外部 电阻器 是 required 为 voltage 偏差.
46 IREF 输出
这个 管脚 establishes 这 涉及电流 为 这 差别的 电流-
模式 输出 pairs. 这个 管脚 需要一个 fixed 精确 电阻 系 至
地面 在 顺序 至 establish 这 appropriate 电流. 475 ohms 是 这
标准 值.
47 地 PWR 地面
p在.
48 VDDA PWR 3.3v 电源 为 这 pll 核心.
: 点此下载
