9
idt72v201/72v211/72v221/72v231/72v241/72v251 3.3v cmos syncfifo™
256 x 9, 512 x 9, 1,024 x 9, 2,048 x 9, 4,096 x 9 和 8,192 x 9
商业的 和 工业的
温度 范围
t
DS
D
0
(第一 有效的 写)
t
SKEW1
D
0
D
1
D
3
D
2
D
1
t
ENS
t
FRL
(1)
t
REF
t
一个
t
OLZ
t
OE
t
一个
WCLK
D
0
- d
8
WEN2
(如果 适用)
RCLK
EF
REN1
,
REN2
Q
0
- q
8
OE
WEN1
4092 drw09
t
ENS
t
ENS
便条:
1. 当 t
SKEW1
≥
最小 规格, t
FRL
= t
CLK
+ t
SKEW1
当t
SKEW1
< 最小 规格, t
FRL
= 2t
CLK
+ t
SKEW1
或者 t
CLK
+ t
SKEW1
这 latency timings 应用 仅有的 在 这 empty boundary (
EF
= 低).
图示 7. 第一 数据 文字 latency 定时
t
ENH
t
ENS
非 运作
t
OLZ
有效的 数据
t
SKEW1
(1)
t
CLK
t
CLKH
t
CLKL
t
REF
t
REF
t
一个
t
OE
t
OHZ
RCLK
REN1
,
REN2
EF
Q
0
- q
8
OE
WCLK
WEN1
WEN2
4092 drw08
便条:
1. t
SKEW1
是 这 最小 时间 在 一个 rising wclk 边缘 和 一个 rising rclk 边缘 为
EF
至 改变 在 这 电流 时钟 循环. 如果 这 时间 在
这 rising 边缘 的 rclk 和 这 rising 边缘 的 wclk 是 较少 比 t
SKEW1
, 然后
EF
将 不 改变 状态 直到 这 next rclk 边缘.
图示 6. 读 循环 定时
: 点此下载
