MAX5541
低-费用, +5v, 串行-输入,
电压-输出, 16-位 dac
6 _______________________________________________________________________________________
;;;;;;;;;;;;;;;;;
t
CSHO
t
CH
t
CSSO
t
CL
t
DH
t
DS
t
CSH1
t
CSS1
CS
SCLK
DIN
D15 D14
D0
图示 1. 定时 图解
; ; ;;
CS
SCLK
DIN
MSB
LSB
D15 D8 D7 D6 D5 D4 D3 D2 D1 D0
DAC
UPDATED
D14 D13 D12 D11 D10 D9
图示 2. 3-线 接口 定时 图解
详细地 描述
这 max5541 电压-输出, 16-位 数字的-至-相似物
转换器 (dac) 提供 16-位 monotonicity 和 较少
比 1lsb 差别的 线性 错误. 串行-数据 转移
降低 这 号码 的 包装 管脚 必需的.
这 max5541 是 composed 的 二 matched dac 秒-
tions, 和 一个 12-位 inverted r-2r dac forming 这 12
lsbs 和 这 4 msbs 获得 从 15 相（恒）等
matched 电阻器. 这个 architecture 准许 这 最低
glitch 活力 至 是 transferred 至 这 dac 输出 在
主要的-carry transitions. 它 也 减少 这 dac 输出-
放 阻抗 用 一个 因素 的 第八 对照的 至 一个 stan-
dard r-2r ladder, 准许 unbuffered 运作 在
中等-加载 产品. 图示 1 是 这 定时
图解.
数字的 接口
这 max5541 数字的 接口 是 一个 标准 3-线 con-
nection 兼容 和 spi/qspi/microwire inter-
faces. 这 碎片-选择 输入 (
CS
) frames 这 串行 数据
加载 在 这 数据 输入 管脚 (din). 立即 下列-
ing
CS
’s 高-至-低 转变, 这 数据 是 shifted
synchronously 和 latched 在 这 输入 寄存器 在 这
rising 边缘 的 这 串行-时钟 输入 (sclk). 之后 16
数据 位 有 被 承载 在 这 串行 输入 regis-
ter, 它 transfers 它的 内容 至 这 dac 获得 在
CS
’s
低-至-高 转变 (图示 2). 便条 那 如果
CS
做
不 仍然是 低 在 这 全部 16 sclk 循环, 数据
将 是 corrupted. 在 这个 情况, 再装填 这 dac 获得
和 一个 新 16-位 文字.
外部 涉及
这 max5541 运作 和 外部 电压 谈及-
ences 从 2v 至 3v. 这 涉及 电压 确定
这 dac’s 全部-规模 输出 电压.
电源-在 重置
这 max5541 有 一个 电源-在 重置 电路 至 设置 这
dac’s 输出 至 0v 在 单极的 模式 当 v
DD
是 第一
应用. 这个 确保 那 unwanted dac 输出 volt-
ages 将 不 出现 立即 下列的 一个 系统
电源-向上, 此类 作 之后 电源 丧失. 在 双极 模式,
这 dac 输出 是 设置 至 -v
REF
.
: 点此下载
