数据 薄板 tle 6240 gp
v3.1 页 26.8月 2002
8
rising 边缘 的 串行 时钟. 它 是 essential 那 这 sclk 管脚 是 在 一个 逻辑 低 状态 whenever
碎片 选择
CS
制造 任何 转变.
SI
- 串行 输入. 串行 数据 位 是 shifted 在 在 这个 管脚, 这 大多数 重大的 位 第一. si infor-
mation 是 读 在 在 这 下落 边缘 的 sclk. 输入 数据 是 latched 在 这 变换 寄存器 和
然后 transferred 至 这 控制 缓存区 的 这 输出 stages.
这 输入 数据 组成 的 16 位, 制造 向上 的 一个 控制 字节 和 一个 数据 字节. 这 控制
字节 是 使用 至 程序 这 设备, 至 运作 它 在 一个 确实 模式 作 好 作 供应 diag-
nostic 信息 (看 页 14). 这 第八 数据 位 包含 这 输入 信息 为 这 第八
途径, 和 是 高 起作用的.
所以
- 串行 输出. diagnostic 数据 位 是 shifted 输出 serially 在 这个 管脚, 这 大多数 重大的
位 第一. 所以 是 在 一个 高 阻抗 状态 直到 这
CS
管脚 变得 至 一个 逻辑 低 状态. 新 diag-
nostic 数据 将 呈现 在 这 所以 管脚 下列的 这 rising 边缘 的 sclk.
重置
- 重置 管脚. 如果 这 重置 管脚 是 在 一个 逻辑 低 状态, 它 clears 这 spi 变换 寄存器 和
switches 所有 输出 止. 一个 内部的 拉-向上 结构 是 提供 在 碎片.
输出 平台 控制
这 16 输出 的 这 tle 6240 gp 能 是 控制 通过 串行 接口. additionally 第八 的
这些 16 途径 能 alternatively 是 控制 在 并行的 (频道 1to 4 和 9 至 12) 为
PWm 产品.
并行的 控制
一个 boolean 运作 (也 和 或者 或者) 是 执行 在 各自 的 这 并行的 输入 和 re-
spective spi 数据 位, 在 顺序 至 决定 这 states 的 这 各自的 输出. 这 类型 的
boolean 运作 执行 是 编写程序 通过 这 串行 接口.
这 并行的 输入 是 高 或者 低 起作用的 取决于 在 这 prg 管脚. 如果 这 并行的 输入 管脚
是 不 连接 (独立 的 高 或者 低 activity) 它 是 有保证的 那 这 输出 1 至 4
和 9 至 12 是 切换 止. 这 prg 管脚 它自己 是 内部 牵引的 向上 当 它 是 不 con-
nected.
PRG
- 程序 管脚. prg = 高 (v
S
): 并行的 输入 频道 1to 4 和 9 至 12 是
高 起作用的
prg = 低 (地): 并行的 输入 频道 1 至 4 和 9 至 12 是
低 起作用的.
: 点此下载
