MT8985
数据 薄板
9
zarlink 半导体 公司
图示 5 - 连接 记忆 高 位
x = don’t 小心
图示 6 - 连接 记忆 低 位
在 这 微处理器 initializati在 routine, 这 微处理器 应当程序 这 desired 起作用的 paths
通过 这 matrices, 和 放 所有 其它途径 在 这 高 阻抗 状态. 小心 应当 是 带去 那 非 二
连接 st-总线 输出 驱动 这 总线 同时发生地.当 这个 处理 是 完全, 这 微处理器
controlling 这 matrices 能 bring 这ode 信号 高 至 relinquish 高 阻抗 状态 控制 至 这 cmh
b
0s.
位 名字 描述
6V
/c 能变的/常量 throughput 延迟 模式.
这个 位 是 使用 至 选择 在 能变的 (低)
和 常量 延迟 (高) 模式 在 一个 每-频道 基准.
2 MC message 频道.
当 1, 这 内容 的 这 相应的 location 在 连接 记忆
低 是 输出 在 这 相应的 频道 和 stream. 当 0, 这 内容 的 这 编写程序
location 在 连接 记忆 low act 作 一个 地址 为 这 数据 记忆 和 所以 决定 这
源 的 这 连接 至 这 location’s 频道 和 stream.
1 CSTo csto 位.
这个 位 驱动 一个 位 时间 在 这 csto 输出 管脚.
0 OE 输出 使能.
这个 位 使能 这 输出 驱动器 在 一个 per-频道 基准. 这个 准许 单独的
途径 在 单独的 streams 至 是 制造 high-阻抗, 准许 转变 matrices 至 是
构成. 一个 高 使能 这驱动器 和 一个 low 使不能运转 它.
位 名字 描述
7-5 sab2-0* 源 stream 地址 位.
这些 三 位 是 使用 至 选择 第八 源 streams 为 这
连接. 位 7 的 各自 文字 是 这 大多数 重大的 位.
4-0* cab4-0* 源 频道 地址 位 0-4.
这些 five 位 是 使用 至 选择 32 不同的 源 途径
为 这 连接 (这 st-总线 stream 在哪里 这 频道 是 呈现 是 定义 用 位 sab2-0).
位 4 是 这 大多数 重大的 位.
*
如果 位 2 的 这 相应的 连接 高 location 是 1 或者 如果 位 6 的 这 控制 寄存器 是 1, 然后 这些 全部 8 位是 输出 在 这
频道 和 stream 有关联的 和 这个 location. 否则, 这 位 是 使用 作 表明 至 定义 这 源 的 这 连接ion 这个 是
输出 在 这 频道 和 stream 有关联的 和 这个 location.
XV/c X X X MC CSTo OE
76543210
SAB2 SAB1 SAB0 CAB4 CAB3 CAB2 CAB1 CAB0
76543210
: 点此下载
