93lc46a/b
1997 微芯 技术 公司
初步的
ds21173d-页7
3.8 写
这写 操作指南 是 followed 用 8 位 (93lc46a)
或者 16 位 (93lc46b) 的 数据 这个 是 写 在 这
specified 地址. 之后 这 last 数据 位 是 放 在 这 di
管脚, 这 下落 边缘 的 cs initiates 这 自-安排时间 自动-
erase 和 程序编制 循环.
这 做 管脚 indicates 这 准备好/b
usy 状态 的 这
设备, 如果 cs 是 brought 高 之后 一个 最小 的 250 ns
low (t
CSL
) 和 在之前 这 全部 写 循环 是 完全.
做 在 logical “0” indicates 那 程序编制 是 安静的 在
progress.做 在 logical “1” indicates 那 这 寄存器 在
这 specified 地址 有 被 写 和 这 数据
specified 和 这 设备 是 准备好 为 另一 instruc-
tion.
3.9 写 所有 (wral)
这Write 所有 (wral) 操作指南 将 写 这 全部
memory 排列 和 这 数据 specified 在 这 command.
这 wral 循环 是 完全地 自-安排时间 和 com-
mences 在 这 下落 边缘 的 这 cs. clocking 的 这
clk 管脚 是 不 需要 之后 这 设备 有 entered
这wral 循环. 这 wral command 做 包含 一个
自动 eral 循环 为 这 设备. 因此, 这
wral 操作指南 做 不 需要 一个 eral 操作指南
but 这 碎片 必须 是 在 这 ewen 状态.
这 做 管脚 indicates 这 准备好/b
usy 状态 的 这
de恶行 如果 cs 是 brought 高 之后 一个 最小 的 250 ns
low (t
CSL
).
图示 3-7: 写 定时
图示 3-8: wral 定时
CS
CLK
DI
做
1
0
1
一个
•••
A0 Dx
•••
D0
B
USY 准备好
高-z
高-z
Twc
T
CSL
T
CZ
T
SV
CS
CLK
DI
做
高-z
1
0
0
0 1 X
•••
X
Dx
•••
D0
高-z
B
USY 准备好
T
WL
有保证的 在 vcc = 4.5v 至 +6.0v.
T
CSL
T
SV
T
CZ
: 点此下载
