rev. 一个
–6–
ad7834/ad7835
ad7835 管脚 描述
管脚 mnemonic 描述
V
CC
逻辑 电源 供应; +5 v
±
5%.
V
SS
负的 相似物 电源 供应; –15 v
±
5%.
V
DD
积极的 相似物 电源 供应; +15 v
±
5%.
DGND 数字的 地面.
AGND 相似物 地面.
V
REF
(+)一个, v
REF
(–)一个 涉及 输入 为 dacs 1 和 2. 这些 涉及 电压 是 涉及 至 agnd.
V
REF
(+)b, v
REF
(–)b 涉及 输入 为 dacs 3 和 4. 这些 涉及 电压 是 涉及 至 agnd.
V
输出
1...v
输出
4 dac 输出.
CS
水平的-triggered 碎片 选择 输入 (起作用的 低). 这 设备 是 选择 当 这个 输入 是 低.
DB0 . . . DB13 并行的 数据 输入. 这 ad7835 能 接受 一个 笔直地 14-位 并行的 文字 在 db0 至 db13, 在哪里
db13 是 这 msb 和 这
BYSHF
输入 是 hardwired 至 一个 逻辑 高. alternatively 为 字节 加载, 这
bottom 8 数据 输入, db0–db7, 是 使用 为 数据 加载 当 这 顶 6 数据 输入, db8 至 db13,
应当 是 hardwired 至 一个 逻辑 低. 这
BYSHF
控制 输入 选择 whether 8 lsbs 或者 6 msbs 的 数据
是 正在 承载 在 这 设备.
BYSHF
字节 变换 输入. 当 低, 它 shifts 这 数据 在 db0–db7 在 这 db8–db13 half 的 这 输入 寄存器.
a0, a1, a2 地址 输入. a0 和 a1 是 解码 至 选择 一个 的 这 四 输入 latches 为 一个 数据 转移. a2 是
使用 至 选择 所有 四 dacs 同时发生地.
LDAC
加载 dac 输入 (水平的 敏感的). 这个 输入 信号 在 conjunction 和 这
WR
和
CS
输入 信号, de-
termines 如何 这 相似物 输出 是 updated. 如果
LDAC
是 maintained 高 当 新 数据 是 正在 承载
在 这 设备的 输入 寄存器, 非 改变 occurs 在 这 相似物 输出. subsequently, 当
LDAC
是
brought 低, 这 内容 的 所有 四 输入 寄存器 是 transferred 在 它们的 各自的 dac latches, 向上-
dating 这 相似物 输出 同时发生地.
alternatively, 如果
LDAC
是 brought 低 当 新 数据 是 正在 entered, 然后 这 addressed dac 获得
(和 相应的 相似物 输出) 是 updated 立即 在 这 rising 边缘 的
WR
.
CLR
异步的 clear 输入 (水平的 敏感的, 起作用的 低). 当 这个 输入 是 brought 低, 所有 相似物 输出
是 切换 至 这 externally 设置 potentials 在 这 dsg 管脚 (v
输出
1 和 v
输出
2 follow dsga 当
V
输出
3 和 v
输出
4 follow dsgb). 当
CLR
是 brought 高, 这 信号 输出 仍然是 在 这 dsg po-
tentials 直到
LDAC
是 brought 低. 当
LDAC
是 brought 低, 这 相似物 输出 是 切换 后面的 至
反映 它们的 单独的 dac 输出 水平. 作 长 作
CLR
仍然是 低, 这
LDAC
信号 是 ignored
和 这 信号 输出 仍然是 切换 至 这 潜在的 在 这 dsg 管脚.
WR
水平的-triggered 写 输入 (起作用的 低). 当 起作用的 它 是 使用 在 conjunction 和
CS
至 写 数据 在
这 输入 数据 总线.
DSGA 设备 sense 地面 一个 输入. 使用 在 conjunction 和 这
CLR
输入 为 电源-在 保护 的 这
dacs. 当
CLR
是 低, dac 输出 v
输出
1 和 v
输出
2 是 强迫 至 这 潜在的 在 这 dsga 管脚.
DSGB 设备 sense 地面 b 输入. 使用 在 conjunction 和 这
CLR
输入 为 电源-在 保护 的 这
dacs. 当
CLR
是 低, dac 输出 v
输出
3 和 v
输出
4 是 强迫 至 这 潜在的 在 这 dsgb 管脚.
: 点此下载
