ics627-01
hdtv 设置-顶 时钟 源
mds 627-01 b
2
修订 051600
整体的 电路 系统, 公司 • 525 race 街道 • san jose •ca•95126•(408) 295-9800tel • www.icst.com
初步的 信息
SA2
X2
X1
VDD
VDD
CLKIN
VDD
VDD
VDD
地
地
clkc/2
CLKC
CLKB
28
27
26
25
24
23
22
21
20
19
18
17
16
15
1
2
3
4
5
6
7
8
9
10
11
12
13
14
管脚 分派
SA2
SA0
SA0
REFOUT
地
CLKA
VDD
地
地
地
地
SB
SA1
SA1
关键: i = 输入; o = 输出; p = 电源 供应 连接; xi, xo = 结晶 connections; ci = 时钟 输入
号码 名字 类型 描述
1, 28 SA2 I 管脚 1, 28 应当 是 连接 一起. 选择 clka 和 clkc 发生率. 内部的 p-u.
2X2XO连接 至 一个 基本的 27.0 mhz 结晶 或者 leave unconnected 为 时钟.
3 x1/iclk XI 连接 至 一个 基本的 27.0 mhz 结晶 或者 时钟 输入.
4, 5, 7-9, 22 VDD P 连接 至 3.3v.
6 CLKIN CI 时钟 输入 至 生产 1001/1000 或者 2(1001/1000) 在 clkb. 看 表格 在之上.
10, 11, 18, 19 GND P 连接 至 地面.
12 clkc/2 O c 时钟 输出 分隔-用-2. 看 表格 在之上.
13 CLKC O c 时钟 输出. 看 在之上 表格.
14 CLKB O b 时钟 输出. 看 在之上 表格.
15, 16 SA1 I 管脚 15, 16 应当 是 连接 一起. 选择 clka 和 clkc 发生率. 内部的 p-u.
17 SB I b 时钟 选择. 选择 clkb 频率. 看 在之上 表格. 内部的 拉-向上.
20, 21, 24 GND P 连接 至 地面.
23 CLKA O 一个 时钟 输出. 看 在之上 表格.
25 REFOUT O 27 mhz 涉及 输出.
26, 27 SA0 I 管脚 26, 27 应当 是 连接 一起. 选择 clka 和 clkc 发生率. 内部的 p-u.
0 = 连接 直接地 至 地
1 = 连接 directl 至 vdd
clkb 选择 表格 (mhz)
SA2 SA1 SA0 输入 CLKA CLKC clkc/2
0 0 0 27.0 108.0 54.0 27.0
0 0 1 27.0 74.175824* 测试 测试
0 1 0 27.0 54.0 54.0 27.0
0 1 1 27.0 74.25* 54.0 27.0
1 0 0 测试
1 0 1 27.0 74.175824 54.0 27.0
1 1 0 测试
1 1 1 27.0 74.250 54.0 27.0
clka/clkc 选择 表格 (mhz)
SB CLKIN CLKB 乘法器
0 13.5 27.027 2002/1000
1 27 - 54 27.027 - 54.054 1001/1000
管脚 描述
* 这些 selections 是 推荐 为 这 最低
jitter
: 点此下载
