记忆
6
所有 数据 薄板 是 主题 至 改变 没有 注意
©2002 maxwell 科技
所有 权利 保留.
(8k x 16-位) 双 端口内存 高-速 cmos
7025E
08.15.02 rev 2
T
能
9. 7025e 交流 e
LECTRICAL
C
HARACTERISTICS
为
W
RITE
M
ASTER
/s
LAVE
C
ONFIGURATION
(v
CC
= 5v ± 10%, v
SS
= 0v, t
一个
= -55
至
125
°
c)
P
ARAMETER
S
YMBOL
M
在
M
AX
U
NIT
为 主控 仅有的
busy 进入 时间 至 地址 相一致
-35
-45
t
BAA
--
--
35
35
ns
busy 使不能运转 时间 至 地址 不 matched
-35
-45
t
BDA
--
--
30
30
ns
busy 进入 时间 至 碎片 选择 低
-35
-45
t
BAC
--
--
30
30
ns
busy 使不能运转 时间 至 碎片 选择 高
-35
-45
t
BDC
--
--
25
25
ns
写 脉冲波 至 数据 延迟
1
-35
-45
1. 端口 至 端口 定时 延迟 通过 内存cells 从 writing 端口 至 读 端口.
t
WDD
--
--
60
70
ns
写 数据 有效的 至 读 数据 延迟
1
-35
-45
t
DDD
--
--
45
55
ns
arbitration priority 建制 时间
2
-35
-45
2. 至 确保 那 这 早期的 这 二 端口 wins.
t
APS
5
5
--
--
ns
busy 使不能运转 至 有效的 数据
-35
-45
t
BDD
--
--
3
3
3. t
BDD
是 一个 计算 参数 和 是 这 更好 的 0, t
WDD
- t
WP
(真实的) 或者 t
DDD
- t
WD
(真实的).
ns
为 从动装置 仅有的
写 至 busy 输入
4
4. 至 确保 那 这 写 cycle 是 inhibited 在 contention.
t
WB
0--ns
写 支撑 之后 busy
5
5. 至 确保 那 一个 写 循环 是 完成 之后 contention.
t
WH
25 -- ns
写 脉冲波 至 数据 延迟
1
-35
-45
t
WDD
--
--
60
70
ns
写 数据 有效的 至 读 数据 延迟
1
-35
-45
t
DDD
--
--
45
55
ns
: 点此下载
