www.fairchildsemi.com 2
74ACT18823
函数的 描述
这 act18823 组成 的 eighteen d-类型 边缘-triggered
flip-flops. 这些 有 3-状态 输出 为 总线 系统
有组织的 和 输入 和 输出 在 opposite sides. 这
设备 是 字节 控制 和 各自 字节 起作用 identi-
cally, 但是 独立 的 这 其它. 这 控制 管脚 能 是
短接 一起 至 获得 全部 16-位 运作. 这 下列-
ing 描述 应用 至 各自 字节. 这 缓冲 时钟
(cp
n
) 和 缓冲 输出 使能 (oe
n
) 是 一般 至 所有
flip-flops 在里面 那 字节. 这 flip-flops 将 store 这 状态
的 它们的 单独的 d 输入 那 满足 设置-向上 和 支撑 时间
(所需的)东西 在 这 低-至-高 cp
n
转变. 和
OE
n
低, 这 内容 的 这 flip-flops 是 有 在 这
输出. 当 oe
n
是 高, 这 输出 go 至 这 imped-
ance 状态. 运作 的 这 oe
n
输入 做 不 影响 这
状态 的 这 flip-flops. 在 增加 至 这 时钟 和 输出
使能 管脚, 那里 是 clear (clr
n
) 和 时钟 使能
(en
n
) 管脚. 这些 设备 是 完美的 为 parity 总线 interfac-
ing 在 高 效能 系统.
当 clr
n
是 低 和 oe
n
是 低, 这 输出 是
低. 当 clr
n
是 高, 数据 能 是 entered 在 这
flip-flops. 当 en
n
是 低, 数据 在 这 输入 是 trans-
ferred 至 这 输出 在 这 低-至-高 时钟 转变.
当 这 en
n
是 高, 这 输出 做 不 改变 状态,
regardless 的 这 数据 或者 时钟 输入 transitions.
函数 表格
(便条 1)
H
=
高 电压 水平的
L
=
低 电压 水平的
X
=
不重要
Z
=
高 阻抗
=
低-至-高 转变
NC
=
非 改变
便条 1:
这 表格 代表 这 逻辑 为 一个 字节. 这 二 字节 是 inde-
pendent 的 各自 其它 和 函数 相（恒）等.
逻辑 图解
字节 1 (0:8)
字节 2 (9:17)
输入 内部的 输出
函数
OE
CLR EN CP I
n
QO
n
HXL
L L Z 高 z
HXL
H H Z 高 z
HLXXX L ZClear
LLXXX L LClear
H H H X X NC Z 支撑
LHHXX NC NCHold
HHL
L L Z 加载
HHL
H H Z 加载
LHL
L L L 加载
LHL
H H H 加载
: 点此下载
