www.fairchildsemi.com 2
74VHC175
函数的 描述
这 vhc175 组成 的 四 边缘-triggered d flip-flops
和 单独的 d 输入 和 q 和 q
输出. 这 时钟
和 主控 重置 是 一般. 这 四 flip-flops 将 store
这 状态 的 它们的 单独的 d 输入 在 这 低-至-高
时钟 (cp) 转变, 造成 单独的 q 和 q
输出 至
follow. 一个 低 输入 在 这 主控 重置 (mr
) 将 强迫 所有
q 输出 低 和 q
输出 高 独立 的 时钟
或者 数据 输入. 这 vhc175 是 有用的 为 一般 逻辑
产品 在哪里 一个 一般 主控 重置 和 时钟 是
可接受的.
真实 表格
H
=
高 电压 水平的
L
=
低 电压 水平的
t
n
=
位 时间 在之前 时钟 脉冲波
t
n
+
1
=
位 时间 之后 时钟 脉冲波
逻辑 图解
请 便条 那 这个 图解 是 提供 仅有的 为 这 understanding 的 逻辑 行动 和 应当 不 是 使用 至 估计 传播 延迟.
输入 输出
@ t
n
, mr
=
h@ t
n
+
1
D
n
Q
n
Q
n
LLH
HHL