ad7811/ad7812
–5–rev. b
管脚 函数 描述
管脚(s) 管脚(s)
AD7811 AD7812 Mnemonic 描述
11 V
REF
一个 外部 涉及 输入 能 是 应用 here. 当 使用 一个 外部 精确
涉及 或者 v
DD
这 extref 位 在 这 控制 寄存器 必须 是 设置 至 逻辑 一个. 这
外部 涉及 输入 范围 是 1.2 v 至 v
DD
.
22 C
REF
涉及 电容. 一个 电容 (10 nf) 是 连接 here 至 改进 这 噪音
效能 的 这 在-碎片 涉及.
3, 5–7 3, 5–11 V
IN1
–V
in4(8)
相似物 输入. 这 相似物 输入 范围 是 0 v 至 v
REF
.
4 4 AGND 相似物 地面. 地面 涉及 为 追踪/支撑, 比较器, 在-碎片 涉及 和
dac.
8 12 A0 包装 地址 管脚. 这个 逻辑 输入 能 是 hardwired 高 或者 低. 当 使用 在
conjunction 和 这 包装 地址 位 在 这 控制 寄存器 这个 输入 准许 二
设备 至 share 这 一样 串行 总线. 为 例子 一个 twelve 频道 解决方案 能 是
达到 用 使用 这 ad7811 和 这 ad7812 在 这 一样 串行 总线.
9 13 DGND 数字的 地面. 地面 涉及 为 数字的 电路系统.
10 14 TFS transmit 框架 同步. 这 下落 边缘 的 这个 逻辑 输入 tells 这 部分 那 一个 新
控制 字节 应当 是 shifted 在 在 这 next 10 下落 edges 的 sclk.
11 15 RFS receive 框架 同步. 这 rising 边缘 的 这个 逻辑 输入 是 使用 至 使能 一个 计数器 在
这 串行 接口. 它 是 使用 至 提供 兼容性 和 dsps 这个 使用 一个 持续的
串行 时钟 和 framing 信号. 在 multipackage 产品 这 rfs 管脚 能 也 是
使用 作 一个串行 总线 选择 管脚. 这 串行 接口 将 ignore 这 sclk 直到 它 receives 一个
rising边缘 在 这个 输入. 这 计数器 是 重置 在 这 终止 的 一个 串行 读 运作.
12 16 DOUT 串行 数据 输出. 串行 数据 是 shifted 输出 在 这个 管脚 在 这 rising 边缘 的 这 串行
时钟. 这 输出 enters 一个 高 阻抗 情况 在 这 rising 边缘 的 这 11th
sclk 脉冲波.
13 17 DIN 串行 数据 输入. 这 控制 字节 是 读 在 在 这个 输入. 在 顺序 至 完全 一个
串行 写 运作 13 sclk 脉冲 需要 至 是 提供. 仅有的 这 第一 10 位 是
shifted in—see 串行 接口 部分.
14 18 SCLK 串行 时钟 输入. 一个 外部 串行 时钟 是 应用 至 这个 输入 至 获得 串行 数据
从 这 ad7811/ad7812 和 也 至 获得 数据 在 这 ad7811/ad7812. 数据 是
clocked 输出 在 这 rising 边缘 的 sclk 和 latched 在 在 这 下落 边缘 的 sclk.
15 19
CONVST
转变 开始. 这个 是 一个 边缘 triggered 逻辑 输入. 这 追踪/支撑 变得 在 它的 支撑
模式 在 这 下落 边缘 的 这个 信号 和 一个 转换 是 initiated. 这 状态 的 这个
管脚 在 这 终止 的 转换 也 确定 whether 这 部分 是 powered 向下 或者 不.
看 运行 模式 部分 的 这个 数据 薄板.
16 20 V
DD
积极的 供应 电压 2.7 v 至 5.5 v.
管脚 配置
插件/soic/tssop
14
13
12
11
16
15
10
9
8
1
2
3
4
7
6
5
顶 视图
(不 至 规模)
AD7811
V
REF
DIN
SCLK
CONVST
V
DD
C
REF
V
IN1
AGND
TFS
RFS
DOUT
V
IN2
V
IN3
V
IN4
A0
DGND
14
13
12
11
17
16
15
20
19
18
10
9
8
1
2
3
4
7
6
5
顶 视图
(不 至 规模)
AD7812
V
REF
DIN
SCLK
V
DD
C
REF
V
IN1
AGND
TFS
RFS
DOUT
V
IN2
V
IN3
V
IN4
V
IN5
V
IN6
V
IN7
V
IN8
A0
DGND
CONVST
: 点此下载
